Изучение принципов построения различных схем дешифраторов, шифраторов и их синтез. Линейные, пирамидальные и ступенчатые дешифраторы

состоят достоинства и недостатки различных типов дешифраторов?

2.  Сравнить быстродействие и аппаратурные затраты различных методов конструирования дешифраторов.

3.  Как синтезируется преобразователь кодов?

БИБЛИОГРАФИЯ

Угрюмов Е.П. Проектирование элементов и узлов ЦВМ. М.: Высшая школа, 2000

Лабораторная работа № 44

СТАТИЧЕСКИЕ РЕГИСТРЫ

Цель работы: изучение функциональных возможностей статических регистров с различными цепями ввода и вывода информации и схем формирования осведомительных сигналов.

1. МЕТОДИЧЕСКИЕ УКАЗАНИЯ

Статический регистр - это операционный элемент ЭВМ, предназначенный для хранения двоичной информации в виде машинных слов и выполнения логических операций над словами, а также для выработки осведомительных сигналов относительно характера содержащейся в нем информации. Регистр представляет собой совокупность элементов памяти (как правило, триггеров), число которых определяется разрядностью машинных слов, и комбинационных схем, обеспечивающих выполнение указанных функций. Особенностью статического регистра является регулярность его структуры: каждый элемент памяти (ЭП), выполняющий функцию хранения одного разряда слова, дополняется комбинационной схемой, обеспечивающей функции вывода информации, а также выполнения логических операций над словами. В результате синтез статического регистра, реализующего определенные функции над словами, сводится к синтезу необходимой схемы для одного разряда регистра и повторению полученных схем для отдельных его разрядов.

Предметом изучения в настоящей работе являются три группы функций статического регистра:

- установочные функции;

- логические операции;

- формирование осведомительных сигналов.

Сделаем два замечания относительно функций первых двух групп, поскольку их реализация сопровождается переключением триггеров регистра. Во-первых, будем считать, что на выполнение каждой функции отводится такт машинного времени, а образование значений функции для всех разрядов регистра синхронизировано во времени путем подачи специального синхросигнала на входы С всех триггеров регистра. Во-вторых, реализация каждой функции происходит под действием определенного управляющего сигнала. Таким образом, с регистром, выполняющим несколько функций, связывается множество управляющих сигналов, на которые накладывается одно ограничение: в каждый момент времени активный (в нашем случае - высокий) уровень может иметь лишь один управляющий сигнал множества.

Отметим, что выполнение регистром каждой функции может быть записано в виде отдельной микрооперации с указанием соответствующего управляющего сигнала.

Формирование осведомительного сигнала реализуется комбинационной схемой, на входы которой подаются сигналы с выходов триггеров регистра. Поэтому значение осведомительного сигнала в момент времени t определяется состоянием триггеров регистра в тот же момент времени и, следовательно, отдельного машинного такта на формирование осведомительного сигнала не требуется.

Рассмотрим функции, выполняемые статическим регистром.

УСТАНОВОЧНЫЕ  ФУНКЦИИ

Функция сброса. Выполнение этой функции сводится к обнулению (установке в 0) всех разрядов регистра. Соответствующая микрооперация может быть записана следующим образом:

Y_сбр : RG [0 : n – 1] := 0,

Q₀^t+1, ... , Q_n-1^t+1 = 0.

Функция ввода в регистр прямого кода числа В. В результате выполнения этой функции триггеры регистра устанавливаются в состояния, соответствующие значениям разрядов вводимого слова:

Y_ввпр : RG [0 : n – 1] := В, где В = b_n-1b_n-2 ...b₁b₀.

Функция ввода в регистр обратного кода числа. После выполнения этой функции триггеры регистра устанавливаются в состояния, противоположные значениям разрядов вводимого слова:

Y_ввобр : RG [0 : n – 1] := `В.

ГРУППА  ЛОГИЧЕСКИХ  ОПЕРАЦИЙ

Отметим особенности реализации логических операций в статическом регистре.

1.  Выполнение любой логической операции над словами носит поразрядный характер, т.е. результатом операции является слово, значение каждого разряда которого есть результат этой операции над значениями одноименных разрядов слов, участвующих в операции.

Пусть А * В = С, где А = a_n-1, ... , a₀; В = b_n-1, ... , b₀; C = c_n-1, ... , c₀;          * - знак логической операции.

Разряды слова С определяются так:

c₀ = a₀ * b₁; ... ; c_n-1 = a_n-1 * b_n-1.

Пример. Определить С = А & В;

&   А = 10110110, В = 01111101.

10110110 01111101 00110100

2.  Будем считать, что к моменту выполнения логической операции слово, являющееся одним из операндов, находится в регистре, а слово - второй операнд - вводится в регистр извне; результат логической операции образуется в регистре. Таким образом, микрооперация выполнения логической операции может быть записана следующим образом:

Y* : RG [0 : n – 1] := RG [0 : n – 1] * В,

Q₀^t+1 = Q₀^t * b₀^t; ... ; Q_n-1^t+1 = Q_n-1^t * b_n-1^t, где Y*  - управляющий сигнал, инициирующий выполнение логической операции, обозначенной знаком (*).

СИНТЕЗ  СХЕМ  СТАТИЧЕСКОГО  РЕГИСТРА

Рассмотрим синтез схем регистра для выполнения функций указанных двух групп. Как уже отмечалось, для решения задачи достаточно ограничиться построением схемы одного разряда регистра. В качестве исходной информации будем использовать множество функций, которое должен реализовать регистр, тип триггера и таблицу входов триггера указанного типа.

Пусть множество функций включает в себя:

- функцию сброса;

- функцию ввода обратного кода числа;

- логическую операцию: конъюнкцию.

Рассмотрим триггер J-K-типа (табл.1). Цель синтеза - построить комбинационную схему для одного разряда статического регистра. Входными сигналами схемы являются:

Yсбр - управляющий сигнал, инициирующий функцию сброса;

Yввобр - управляющий сигнал, инициирующий функцию ввода обратного кода числа;

Y& - управляющий сигнал, инициирующий логическую операцию - конъюнкцию