Разновидности микропроцессоров. Логические структуры типовых микропроцессоров (универсальных, сигнальных, микроконтроллеров)

Контрольные  вопросы по дисциплине  «Цифровые  устройства  и  спецпроцессоры».

Для  технических  специальностей

1.Разновидности  микропроцессоров.

2. Логические  структуры  типовых  микропроцессоров(универсальных,  сигнальных,  микроконтроллеров).

3.Микропроцессорная  система  (МПС).  Способы  шинной  организации  МПС.

4. Адресное  пространство (АП) микропроцессора.  Представление  АП.  Разделение  АП.

5. Общее  и  раздельное  адресное  пространство  памяти  и  ввода-вывода.

6.Методы  разделения  адресного  пространства.

7. Организация  прямого  программно- управляемого  обмена.

8. Организация  условного программно- управляемого  обмена.

9. Организация  прерываний  методом  программного  опроса.

10.Организация  векторного  прерывавния.

11.Организация  прямого  доступа  к  памяти.

12.Шинные  формирователи.  Назначение.  Свойства.

13. Интерфейсы  RS-232,  RS-485 Интерфейсные  БИС.

14.Способы  передачи  информации  в  микропроцессорной  системе.

15.Сигнальные  процессоры.  Обзор  архитектуры  ADSP-21XX.

16.Архитектура  АЛУ  ADSP-21XX Программно-доступные  регистры.  Взаимодействие узлов  АЛУ  при  выполнении  вычислительных  процедур.  Насыщение  АЛУ.

17. Архитектура  MAC  ADSP-21XX.  Программно-доступные  регистры.  Взаимодействие узлов  MAC  при  выполнении  процедуры  умножения  с  накоплением .  Насыщение  MAC.

18.Архитектура  устройства  циклического  сдвига  (УЦС)  ADSP-21XX.Функции  УЦС.  Назначение  блоков.  Программно-доступные  регистры.

19.Архитектура  генераторов  адреса  данных  (DAG).  Отличия  DAG1  и  DAG2.  Назначение  программно - доступных  регистров.

20.Способы  адресации  данных:  прямая ,  битреверсивная .  Взаимодействие  узлов  DAG  при  битреверсивной  адресации.

21.Косвенная  адресация.  Взаимодействие  узлов  DAG  при  организации  линейного  буфера.

22.Организация  циклического  буфера.  Вычисление  базового  адреса  циклического  буфера.

23.Архитектура  программного  автомата (ПА)  ADSP-21XX.  Источники  адреса  команд.

Взаимодействие  узлов  и  блоков  ПА  при  организации  линейной  программы.  Назначение  стека  и  счётчика  команд.

24.Архитектура  программного  автомата (ПА)  ADSP-21XX.  .Взаимодействие  узлов  и  блоков  ПА  при  организации  циклов .

25.Архитектура  программного  автомата (ПА)  ADSP-21XX.  Взаимодействие  узлов  и  блоков  ПА  при  обслуживании  прерываний.

26.Архитектура  таймера  ADSP-21XX.  Управление  таймером  и  порядок  его  работы.

27.Архитектура  последовательного  порта  SPORT1  ADSP-21XX.  Программно- доступные  регистры  и  работа  порта  в  режиме  передачи  данных.

28. .Архитектура  последовательного  порта  SPORT1  ADSP-21XX.  Программно -доступные  регистры  и  работа  порта  в  режиме  приёма  данных.

29.Синхронизация  последовательного  порта  SPORT1  ADSP-21XX . Виды   синхро-низации.  Программирование  тактовой  частоты  SCLK.

30.Режим  автобуферизации  SPORT1  ADSP-21XX.  Компандирование  внутренних  данных.

31.Система  прерываний  SPORT1  ADSP-21XX.

32.Система  команд  ADSP-2181  (Фрагменты  программ  на  ассемблере).

33.Назначение  директив  ассемблера  ADSP-2181:  SECTION,  VAR,  EXTERNAL , GLOBAL.

34.Автоматизированная  система  проектирования  (САПР)  прикладных  программ  для цифровых  сигнальных  прцессоров .