2. Полное заказное проектирование;
Позволяет получить изделие с максимальным быстродействием и минимальными размерами пластины.
2.1. ручное проектирование;
Решение принимает человек, а документация получается с использованием иерархических систем. Дает лучшие показатели, но большое время разработки.
2.2. символическое проектирование;
Проектировщик разрабатывает топологию не подробно, а символически, а специальные программы перерабатывают в маски и компоненты с учетом всего. Время разработки при этом большое, но до 10 раз меньше, чем при ручном проектировании. Размеры плат на 15-30% больше, чем при ручном проектировании.
2.3. иерархическое проектирование.
Решает две задачи: необходимость получения изделия в приемлемые сроки и решения задачи без размещения в ОП всей информации об изделии. Все изделие представляется в виде дерева, разными листьями занимаются различные отделы организации. При этом проектирование может быть как восходящим, так и нисходящим.Время разработки небольшое, но и качество низкое.
Полностью заказное проектирование используется только при больших объемах (процессоры, память)
3. Частичное (полузаказное) проектирование.
Проектирование ведется не с нуля, а с использованием наработок (схем, масок), либо часть изделия уже изготовлена заранее.
3.1. ПЛУ – программируемые логические устройства;
Имеют матричную структуру и шинную организацию.
ПЛМ – программируемые логические матрицы,
ПЗУ – постоянные запоминающие устройства,
ПЛИС – программируемые логические интегральные схемы.
3.2. СЭ - использование стандартных элементов;
3.3. БМК – использование базового матричного кристалла.
Т.к. БМК ориентированы на широкий класс использования, то выпускают кристаллы с различными количеством элементов и размерами.
Конструктивно БМК бывают 3-х видов:
1. в виде линеек (КМОП);
2. матричные структуры (ТТЛШ, ЭСЛ);
3. море вентилей.
КМОП имеют большую плотность и максимально потребляемую мощность.
ЭСЛ – самое высокое быстродействие.
Задачи, которые решают при проектировании БМК:
1. выбор компонентного состава базовых ячеек;
2. Определение количества базовых ячеек на кристалле;
3. Определение количества внешних выводов (контактных площадок);
4. Определение площади для трассировки проводников.
1. Быстродействие - ЭСЛ, среднее быстродействие - КМОП, ТТЛШ.
2. От сложности.
3. Правило Репта:
NСВ = a*Np, где N – степень интеграции (число логических элементов в узле), a - число выводов у логического элемента, p – показатель Репта, характеризующий быстродействие логической структуры (0<p<1).
Для процессоров средней/большой производительности 0,5<p<0,75.
Чем больше р, тем выше производительность.
Правило Репта не применимо для схем ЗУ, имеющих регулярную структуру. Используется только для незаконченных функциональных частей логических схем. Предполагается, что @ между узлами подается параллельно. Показательно Репта определяется глубиной параллелелизма.
1.
NСВ = 4N0=4, a=4, р=0 (последоватлеьная структура)
2. NСВ = 4*N*N1=4N2, a=4N, р=1 (параллельная структура)
4. Определяется по формуле Кииза (определяет среднюю длину связей для схем высокопроизводительных ЭВМ).
_ ___
ℓ =a* 3√N3 - средняя длина связей
3
________
a= √(Sкр)/N - усредненный шаг установки элементов
Этапы проектирования МаБИС.
1. Исходное описание объекта.
Может быть выполено:
· В виде схемы из библиотеки элементов;
· Описание на языках VHDL, Verilog;
· В виде схемы в базисе программируемой логики;
· В виде схемы в логическом базисе;
· По тех. заданию
2. Формирование БД и карты заказа.
3. Моделирование и верификация.
4. Предварительный просмотр проекта.
5. Проектирование и верификация топологии.
Уважаемый посетитель!
Чтобы распечатать файл, скачайте его (в формате Word).
Ссылка на скачивание - внизу страницы.