Командный цикл микросистем и их типовые структуры, страница 3

Структура магистрали

На физическом уровне активное устройство взаимодействует с пассивными через набор шин, который называется внутрисистемной магистралью.

1.  Шина данных (BD),

2.  Шина адреса (AB),

3.  Шина управления (CB).

Такая организация называется трехшинной.

РИС.8. (фото 144-4436)

В некоторых системах для сокращения количества шин используется совмещенная шина адрес данных.

HBCHBCHBCРИС.9.(фото 144-4437, 144-4439)

Варианты организации ВС с двухшинной организацией магистрали.

РИС.10. (фото 144-4440, 144-4442 \ 144-4441)

Вариант первый: позволяет разделить шины сразу после выхода из процессора и по всей остальной ВС провести трехшинную организацию магистрали. Вариант второй подразумевает двухшинную организацию магистрали, а разделение шин обеспечивается уже в элементах ВС.

Циклы обращения к магистрали

За один цикл обращения к магистрали принят цикл обмена между центральным процессором и памятью. За один цикл обращения к магистрали передается 1 байт, слово или удвоенное слово.

Типовые циклы

1.  Чтение памяти,

2.  Запись в память,

При излинованном вводе\выводе добавляется

3.  Чтение порта ввода\вывода

4.  Запись ввода\вывода.

При двухшинной организации добавляется цикл однократной передачи адреса. В дальнейшем производится инкремент этого адреса и, это позволяет только один раз передать адрес. Если архитектура гарвардской лаборатории, то добавляется обращение к памяти программ.

RD – сигнал чтения,

WR – сигнал записи,

MEM\IO – сигнал разделения памяти и порта ввода\вывода,

Cod – сигнал, который показывает, что обращение идет к памяти программ.

Вычислительная система

1.  Конвейерные ВС,

2.  Матричные ВС,

3.  Мультипроцессорные ВС,

4.  Системы с перепрограммируемой структурой,

5.  ВС, управляемые потоками данных.

Конвейерные вычислительные системы

Каноническая структура конвейерного процесса.

РИС.11 (фото 144-4444)

В конвейерной ВС основной объем вычислений производится несколькими вычислительными процессорами. Конвейер организуется из модуля обработки модуля памяти. В простейшем случае модули конвейера могут реализовывать отдельные фазы различных операций. Все модули конвейера работают параллельно, время обработки на конвейере конкретных элементов равно суммарному времени прибывания этих элементов в конвейере. Время выполнения одной команды на конвейерном процессоре, как правило, больше времени выполнения той же команды на аналогичном процессоре, но без конвейера. Увеличение производительности в конвейерном процессоре достигается за счет того, что происходит обработка одновременно нескольких команд.