Структурная схема ВМ (вычислительная машина) управляемая потоком данных.
РИС.1.
(1), (2) – блок выполнения операций (это может быть АЛУ, комбинационная схема умножения, это могут быть специальные функции (sin, cos и т.д.)
(3),(4) – блоки принятия решения,
(5) – распределительная сеть,
(6) – управляющая сеть,
(7) – селекторная сеть,
(8) – память.
Память включает в себя ячейки, каждая из которых состоит из кода операции, источников операндов, приемника результатов. Память является активной, непрерывно просматривая ячейки и, если в ячейке находится вся необходимая информация, то она сразу подключается к селекторной сети для выполнения операций.
8-ми разрядные микропроцессоры
Первый микропроцессор Intel 8080 и следующий Motorola 6800 – оба 1974г. Z80 – 1976г.
Обобщенная структура 8-ми разрядного процессора.
РИС.2.
Схема имеет внутреннюю восьмиразрядную шину, по которой передаются коды и команды. F – регистр флагов или регистр условий. В Intel 8080 имеется 5 условий (бит переноса, дополнительный бит переноса, бит знака, бит нулевого признака, бит четности). АЛУ представляет собой комбинационную схему, которая обеспечивает в зависимости от кода команды следующие операции: суммирование, вычитание, и/или/не и сдвиг. Устройство управления в соответствии с дешифрированными кодами команды формируют последовательность микрокоманд и управляющих сигналов для управления всеми элементами МП и вычислительной системы. Дешифратор команд (ДШ) формирует сигналы управления для устройства управления. Регистр команд предназначен для хранения кода операции команды. Аккумулятор представляет собой восьмиразрядный регистр. Через данный аккумулятор осуществляются все операции над операндами. Команда состоит из двух байт. Код операции | источник операнда. В качестве источника операнда может быть ячейка памяти, а может быть регистр общего назначения. Второй операнд для выполнения команды всегда находится в аккумуляторе. Временный аккумулятор (ВА) и временный регистр (ВР) предназначены для размещения операндов на входах АЛУ. Регистр общего назначения. Они имеют 4 восьмиразрядных регистра, которые могут объединяться попарно для обработки 16-ти разрядных слов. Мультиплексор обеспечивает размещение необходимой информации в определенном регистре. Указатель стека (SP) указывает адрес последней занятой ячейки. Счетчик команд указывает адрес очередной команды. Данный регистр вместе со схемой инкремента/декремента имеет возможность изменять свое состояние после каждого обращения к памяти. BA и BD – буфер адреса и буфер данных. Данные буферы имеют возможность переходить в 3-е состояние в том случае, когда требуется освободить магистраль для другого активного устройства. Буфер данных двунаправленный, в зависимости от того, что происходит (чтение или запись информации), он имеет возможность либо передавать информацию за пределы кристалла, либо принимать информацию от внешнего устройства. Конструктивно данный МП размещен в 40-выводном корпусе. 16 выводов – адрес, 8 - данные, 4/2 – для подключения питания, остальные – шина управления. F1, F2 – тактовая частота. Reset – сигнал начальной установки. Ready – вход сигнала готовности внешнего устройства к обмену информации. Как правило, используется в тех случаях, когда обмен происходит с устройствами, имеющими более низкие динамические характеристики, чем процессор. WAIT – ожидание, сигнал, который подтверждает то, что процессор находится в режиме ожидания. HOLD – вход сигнала прямого доступа к памяти или режима захвата магистрали. HLDA – сигнал, подтверждающий режим захвата магистрали или прямого доступа к памяти. Он формируется в том случае, когда буферы адреса и буферы данных, а также выходные управляющие сигналы, переводятся в 3-е состояние. INT - вход общего сигнала запроса на прерывание. INTE – вход сигнала разрешения прерывания. DBIN – выход сигнала чтения. Данный сигнал сообщает внешнему устройству то, что шина данных подключена к процессору и процессор готов к приему информации. WR – сигнал записи. Данный сигнал говорит о том, что двунаправленная шина данных находится в режиме выдачи информации. SYNC – данный сигнал предназначен для управления генератора тактовых сигналов. В зависимости от этого сигнала может изменяться тактовая частота. При включении питания или формировании начальной установки Reset содержимое указателя команд программного счетчика обнуляется и начинается цикл выборки команды из памяти по другому адресу. Код операции данной команды поступает регистр команды и после этого в дешифратор. Память данного процессора имеет линейную организацию и имеет возможность обращения к памяти с байтовой организацией и 16-ти разрядной организацией. МП имеет возможность работать с четырьмя типами адресации: прямая, регистровая, непосредственная, косвенная.
Уважаемый посетитель!
Чтобы распечатать файл, скачайте его (в формате Word).
Ссылка на скачивание - внизу страницы.