Регистровые структуры, микропроцессорный комплект, страница 2

Структура шины.

РИС.2.

РИС.3.

INT – запрос прерывания,

NMI – немаскируемое прерывание,

HALT – остановка (перевод процессора в режим ожидания, эквивалентно READY),

TSC – по данному сигналу процессор переключает свои выводы в 3-е состояние,

DBE – разрешение использования шины данных другим активным внешним устройством (переводится в 3-е состояние только шина данных),

UMA – выход микропроцессора, сообщающий внешнему устройству то, что на шине адреса находится адрес и он достоверен,

BA – сообщает ВУ то, что шина адреса находится в 3-м состоянии,

RD/WR – чтение/запись информации.

РИС.4.

RFSH – сигнал, который сообщает ВУ, что процессор занимается восстановлением информации в динамической памяти.

BUSRQ – Данный сигнал называется запрос шины. Предназначен для организации режима прямого доступа к памяти или представление внешней магистрали для другого активного ВУ.

BUSACK – подтверждение предоставления магистрали. Данный сигнал сообщает ВУ, что процессор перевел свои шины в 3-е состояние.

M1 – показывает ВУ, что процессор читает старший байт информации. При чтении информации из памяти – это код операции.

WAIT – сигнал, который показывает, что процессор находится в режиме ожидания.

Микропроцессорный комплект

S80BM80 – однокристальный 8-ми разрядный МП,

S80ГФ24 –  генератор тактовых сигналов,

S80ВК28 – системный контроллер,

S80ВВ51 – программируемый последовательный интерфейс,

S80ВИ53 – программируемый таймер,

S80ВВ55 – программируемый параллельный интерфейс,

S80ВТ57 – контроллер прямого доступа к памяти,

S80ВН59 – контроллер прерываний,

S80ВВ79 – интерфейс клавиатуры,

S80ВГ75 – контроллер электронно-лучевой трубки,

S80ВГ91 – интерфейс общего пользования.