Разработка и исследование систем многоканальной цифровой обработки сигналов частотной телеграфии, страница 12

     

 

Рис. 3. Граф-схемы алгоритмов реализации восходящей (а) и нисходящей (б) дискретных систем

Они включают инициализацию аппаратного обеспечения системы (АО), загрузку параметров ЦОС (коэффициентов цифровых фильтров, коэффициентов повышения-понижения частоты дискретизации L и др.), инициализацию переменных (объявление и задание начальных значений), циклы ожидания запросов прерывания ввода и вывода данных каналов, ввод отсчетов обрабатываемого сигнала Х, цифровую фильтрацию (ЦФ) (одно или двухканальную), другие виды обработки, выполняемые с низкой и высокой частотой дискретизации (ЧД), счет интерполируемых или прореживаемых отсчетов (l= 1, …L-1), вывод отсчетов выходного сигнала Y. ГСА включает два цикла - внешний, соответствующий обработке одного отсчета входного сигнала, и внутренний, в котором осуществляется интерполяция или прореживание сигнала.

По данному разделу в пояснительной записке необходимо привести конкретные ГСА реализации для рабочих вариантов структур подсистем ФГС и РГС..

ОПРЕДЕЛЕНИЕ ТРЕБОВАНИЙ К ПРОЦЕССОРУ ЦОС

      Требуемая скорость обработки (быстродействие) процессора ЦОС определяется числом операций (сложения, умножения и пересылки), которое он должен выполнить за один период дискретизации, отнесенным к значению периода дискретизации: V_обр = (К_умн + К_слож + К_пер)/Т_д = (К_умн + К_слож+ К_пер)f_д. Так как частота дискретизации в процессе обработки изменяется, то нужно раздельно посчитать число операций, выполняемых на каждой частоте дискретизации, поделить его на значение соответствующего периода дискретизации и полученные значения скорости обработки сложить. Так, при использовании двух частот дискретизации f_д1, f_д2, получим:   

V_обр = V_обр1 + V_обр2 = (К_умн1 + К_слож1+ К_пер1)f_д1 + (К_умн2 + К_слож2+ К_пер2)f_д2.