Информатика и выч. техника \ Микропроцессорные устройства систем управления

Шестнадцатибитные таймеры микроконтроллера ATmega 128: Методические указания к выполнению лабораторной работы по курсу «Микропроцессорные устройства систем управления», страница 2

При записи: старший, затем младший байт. При чтении: в обратном порядке.

Управление тактовым сигналом

Формирование тактового сигнала таймера осуществляется блоком предделителя. Частота сигнала задается разрядами CSn2 .. CSn0 регистра TCCRnB в соответствии с таблицей.

Выбор источника и частоты тактового сигнала таймера Т1, Т3.

CSn2

CSn1

CSn0

Источник (коэффициент деления)

0

0

0

0

0

1

Таймер остановлен

1

0

0

1

1

0

1

8

64

1

1

0

0

0

1

256

1024

1

1

1

1

0

1

Вход Тn, счет по заднему фронту

Вход Тn, счет переднему фронту

Режимы работы

Режимы работы таймеров Т1 и Т3 задаются битами WGMn3 .. WGMn0 регистров управления TCCRnA и TCCRnB.

Режимы работы таймеров Т1 и Т3.

№

WGMn3

WGMn2

WGMn1

WGMn0

Режимы работы

(разрешение)

Модуль счета (ТОР)

0

0

0

0

0

Normal

FFFF

4

12

0

1

1

1

0

0

0

0

CTC

CTC

OCRnA

ICRn

5

6

7

14

15

0

0

0

1

1

1

1

1

1

1

0

1

1

1

1

1

0

1

0

1

FastPWM:

8-разр

9-разр

10-разр

переменная(2..16р)

переменная(2..16р)

00FF

01FF

03FF

ICRn(0003

..FFFF)

OCRnA(0003

..FFFF)

1

2

3

10

11

0

0

0

1

1

0

0

0

0

0

0

1

1

1

1

1

0

1

0

1

Phase correct PWM:

8-разр

9-разр

10-разр

переменная(2..16р)

переменная(2..16р)

00FF

O1FF

03FF

ICRn(0003

..FFFF)

OCRnA(0003

..FFFF)

8

9

1

1

0

0

0

0

0

1

Phase and Frequency correct PWM:

переменная(2..16р)

переменная(2..16р)

ICRn(0003

..FFFF)

OCRnA(0003

..FFFF)

Режим Normal

Таймер считает входные импульсы от 0 до FFFF (H), после чего сбрасывается в 0 и цикл повторяется. При обнулении, генерируется прерывание по переполнению TOVn, где n=1,3 – номер таймера.

Блоки сравнения А, В и С могут использоваться как для генерации прерываний, так и для формирования сигналов на выходах ОСnХ. Поведение выходов ОСnХ, где n=1,3; Х=А, В, С, определяется значениями разрядов СОМnX1, СОМnX0 регистра TCCRnA, в соответствии с таблицей:

Поведение вывода OCnХ в режимеNormal

СОМnX1

СОМnX0

Поведение вывода

0

0

1

1

0

1

0

1

Таймер Тn отключен от вызова OСnX

Вывод OСnX инвертируется

Сброс в 0

Установка в 1

Состояние выхода OСnX любого блока сравнения может быть изменено принудительно, записью логической 1 в разряд FOCnX регистра TCCRnC.   

Режим СТС (сброс при совпадении)

В отличии от режима Normal, счет продолжается либо до значения, хранящегося в регистре захвата ОCRnА (режим 4), либо до значения, хранящегося в регистре захвата ICRn (режим 12).

При обнулении счетчика, устанавливается прерывание TOVn регистра TIFR (ETIFR).

При достижении счетчиком максимального значения, устанавливается флаг: OCFnA регистра TIFR (ETIFR) в режиме 4 или ICFn регистра TIFR (ETIFR) в режиме 12.

Скачать файл