Число импульсов, поступающих на вход |
Состояние счетных триггеров |
Сигналы на выходах логических элементов |
Сигналы на выходах схемы |
|||||||||
3СТ2 |
3СТ1 |
2СТ2 |
0 |
1 |
2 |
3 |
4 |
5 |
1-7 |
1-9 |
1-17 |
|
0 |
0 |
0 |
0 |
0 |
1 |
1 |
1 |
1 |
1 |
1 |
0 |
1 |
1 |
0 |
0 |
1 |
1 |
0 |
1 |
1 |
1 |
1 |
1 |
0 |
0 |
2 |
0 |
1 |
0 |
1 |
1 |
0 |
1 |
1 |
1 |
1 |
1 |
0 |
3 |
0 |
1 |
1 |
1 |
1 |
1 |
0 |
1 |
1 |
0 |
1 |
0 |
4 |
1 |
0 |
0 |
1 |
1 |
1 |
1 |
0 |
1 |
0 |
1 |
1 |
5 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
0 |
0 |
0 |
1 |
6 |
0 |
0 |
0 |
0 |
1 |
1 |
1 |
1 |
1 |
1 |
0 |
1 |
7 |
0 |
0 |
1 |
1 |
0 |
1 |
1 |
1 |
1 |
1 |
0 |
0 |
8 |
0 |
1 |
0 |
1 |
1 |
0 |
1 |
1 |
1 |
1 |
1 |
0 |
9 |
0 |
1 |
1 |
1 |
1 |
1 |
0 |
1 |
1 |
0 |
1 |
0 |
10 |
1 |
0 |
0 |
1 |
1 |
1 |
1 |
0 |
1 |
0 |
1 |
1 |
11 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
0 |
0 |
0 |
1 |
12 |
0 |
0 |
0 |
0 |
1 |
1 |
1 |
1 |
1 |
1 |
0 |
1 |
13 |
0 |
0 |
1 |
1 |
0 |
1 |
1 |
1 |
1 |
1 |
0 |
0 |
14 |
0 |
1 |
0 |
1 |
1 |
0 |
1 |
1 |
1 |
1 |
1 |
0 |
15 |
0 |
1 |
1 |
1 |
1 |
1 |
0 |
1 |
1 |
0 |
1 |
0 |
16 |
1 |
0 |
0 |
1 |
1 |
1 |
1 |
0 |
1 |
0 |
1 |
1 |
17 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
0 |
0 |
0 |
1 |
18 |
0 |
0 |
0 |
0 |
1 |
1 |
1 |
1 |
1 |
1 |
0 |
1 |
19 |
0 |
0 |
1 |
1 |
0 |
1 |
1 |
1 |
1 |
1 |
0 |
0 |
20 |
0 |
1 |
0 |
1 |
1 |
0 |
1 |
1 |
1 |
1 |
1 |
0 |
21 |
0 |
1 |
1 |
1 |
1 |
1 |
0 |
1 |
1 |
0 |
1 |
0 |
22 |
1 |
0 |
0 |
1 |
1 |
1 |
1 |
0 |
1 |
0 |
1 |
1 |
23 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
0 |
0 |
0 |
1 |
Рис. 3. Схема разделителя фаз (на момент поступления 18 импульса).
2.3 Схема узла модуляции.
Узел модуляции М – ТУ (рис. 3.) содержит три триггера (1СТ1, 1СТ2 и 2СТ1), логические цепи переключения (1ИН1 – 1ИН6, 3ИН2 – 3ИН4), входные логические цепи (1ИФ5, 1ИН7, 1ИН8 и 2ИН8), выходные логические цепи (1СТ3 – 1СТ5, 2ИН1 – 2ИН3) и вспомогательные логические элементы (1СТ6, 1ИФ1). В процессе передачи сигналов ТУ и ЦС узел модуляции обеспечивает изменение фазы сигнала на 120° в ту или иную сторону на границах тактов многотактного сигнала; знак фазового сдвига (плюс 120° или минус 120°) определяет значение сигнала в данном такте (1 или 0); абсолютное значение фазы при этом не учитывается. Чтобы осуществлять модуляцию подобного рода, нужно в каждом очередном такте принимать во внимание значение фазы сигнала в предыдущем такте сигнала, для чего необходимы устройства памяти в виде триггеров. Таким образом, схема всегда должна находиться в одном из трех возможных состояний, которые условно обозначены А, В и С. В табл. 3. показаны сигналы на выходах логических элементов схемы в трех состояниях.
Таблица 3
Обозначение состояния схемы |
Состояние триггеров |
Сигнал на выходах элементов |
Сигнал на выходах схемы |
||||||
1СТ1 |
1СТ2 |
2СТ1 |
1СТ3 |
1СТ4 |
1СТ5 |
1-8 |
1-10 |
1-16 |
|
А |
0 |
0 |
0 |
0 |
1 |
1 |
1 |
0 |
0 |
В |
1 |
1 |
0 |
1 |
0 |
1 |
0 |
1 |
0 |
С |
1 |
0 |
1 |
1 |
1 |
0 |
0 |
0 |
1 |
Уважаемый посетитель!
Чтобы распечатать файл, скачайте его (в формате Word).
Ссылка на скачивание - внизу страницы.