Микропроцессоры и микроЭВМ. Функциональное назначение отдельных узлов МП

Страницы работы

Содержание работы

Микропроцессоры и микроЭВМ.

Процессоромназывается функциональный блок ЭВМ, предназначенный для обработки цифровой информации на основе принципа программного управления. Современная электронная технология позволяет выполнить этот блок в виде одной или нескольких больших интегральных микросхем (БИС). В этом случае он называется микропроцессором (МП).

Архитектура микропроцессоров. Если МП выполнен на основе одной  БИС, то он называется однокристальным. Такие МП имеют фиксированный набор команд и разрядность без возможности ее наращения. Многокристальные МП выполняются на основе нескольких БИС. Чаще всего они выполняются секционного типа, т.е. обрабатывающее устройство их строится из отдельных секций, что позволяет наращивать разрядность.

Структурная схема однокристального микропроцессора КР580ИК80 представлена на рис.1 а, а его условное обозначение на рис. 1 б. Данная МП БИС содержит примерно 5 000 полупроводниковых элементов на кристалле. МП может выполнять логические и арифметические операции с 8 – разрядными числами в двоичной и десятичной системах счисления, а также операции с двойной разрядностью.

Основными функциональными  узлами МП являются арифметическо - логическое устройство (АЛУ), дешифратор команд (ДШК), устройство управления (УУ), регистры, буфера адресов и данных, аккумулятор. Функциональные узлы соединены между собой  внутренней 8 – разрядной магистралью данных (МД) и магистралью управления (МУ). К внешним выводам МП БИС присоединяются: двунаправленная магистраль данных D0 – D7 для обмена информацией с памятью или внешним устройством (ВУ); магистраль адресная А0 – А15 (МА), обеспечивающая адресацию к любой из 216 8 – разрядных ячеек памяти; двенадцать магистралей управления (МУ).

Поясним функциональное назначение отдельных узлов МП.

Арифметико–логическое устройство МП выполняет обработку данных. Типичными операциями, выполняемыми АЛУ являются: сложение, вычитание, И, ИЛИ, инверсия, сдвиг, приращение. При этом АЛУ оперирует двумя или одним словом данных, которые поступают из буферного регистра (БФР) и буферного регистра аккумулятора (БФА). Регистры БФР и БФА программно недоступны для программиста. Выходная информация из АЛУ может поступать в аккумулятор (А) или в магистраль данных. Регистры БФР, БФА и А выполняют функции переменного хранения информации. Основой для построения АЛУ служат комбинационные схемы.

Регистр признака (РП) предназначен для хранения результатов некоторых проверок, производимых в процессе вычислений. Появление единицы в одном из пяти его разрядов при выполнении вычислений является признаком:

1.  появления единицы переноса из старшего разряда (признак С);

2.  появления единицы переноса из третьего разряда (признак дополнительного переноса – АС);

3.  появления отрицательного числа (признак S);

4.  появления нулевого результата (признак Z);

5.  появления четного числа единиц в результате выполнения команды (признак четности).

Наличие РП позволяет осуществлять коррекцию результата вычислений или изменять порядок выполнения команд.

Блок регистров МП включает два буферных регистра W, Z, шесть регистров общего назначения (РОН) B, C, D, E, H, L, указатель стека (УС), программный счетчик (ПС), регистр адреса (РА).

Буферные регистры W, Z служат для выполнения команд внутри МП, они недоступны для программиста.

Регистры общего назначения B, C, D, E, H, L используются программистом по его усмотрению как запоминающие ячейки адреса, счетчики приращений и т. д. Эти регистры могут использоваться попарно как 16 – разрядные регистры.

Программный счетчик (ПС) обеспечивает контроль последовательности выполнения команд программы. Содержание ПС представляет собой адрес той команды, которая должна выполняться. Этот адрес затем передается через регистр адреса РА и буфер адреса БА по магистралям А0 – А15 в запоминающее устройство. Разрядность (16 разрядов) ПС и РА позволяет обеспечить адресацию к любой из 65 536 ячеек памяти.

Указатель стека (УС) представляет собой счетчик, предназначенный для хранения адресов ячеек стека. Стеком называют ЗУ с последовательным доступом. Стек можно представить в виде вертикально расположенного массива ячеек ЗУ (рис. 2). Доступ осуществляется всегда к верхней ячейке -  вершине стека. При записи информации в вершину стека слово, занимающее ее, и все нижележащие слова двигаются вниз на одну ячейку. При считывании информации имеет место обратное перемещение. Стек выполняется на сдвигающихся регистрах, работающих “в унисон”, или для этого используют часть оперативной памяти с произвольным доступом.

Стек широко используется для хранения адресов возврата из подпрограмм, особенно при многократном обращении к подпрограммам.

Регистр команд (РК) и дешифратор (ДШК) предназначены для получения и дешифрации кода. Дешифратор совместно с устройством управления формирует управляющие сигналы для всех внутренних блоков МП и выходные сигналы управления.

Устройство управления (УУ) обеспечивает требуемую последовательность функционирования всех звеньев МП. Оно формирует распределенную во времени и пространстве последовательность управляющих сигналов, обеспечивающих выполнения команд.

По способу формирования последовательности управляющих сигналов УУ подразделяются на устройства управления с “жесткой” логикой и микропрограммные.

Основой для построения УУ с “жесткой” логикой служат логические запоминающие схемы, счетчики, регистры, дешифраторы (рис. 3). Управляющие сигналы на входе УУ формируются на основе анализа кода операции (КОП) и признаков результатов в АЛУ.

Выполнение каждой команды производится в строго определенной последовательности. Эта последовательность синхронизируется во времени сигналами тактового генератора (рис. 4). Период синхросигналов называется машинным тактом Т. Длительность такта может быть от долей до единиц микросекунд.

Время, необходимое для извлечения одного байта информации из памяти или выполнения команды длиной в одно машинное слово, называется машинным циклом. Машинный цикл может состоять из 3– 5 машинных тактов. Так как команды могут быть различной длины, то время выполнения команды состоит из 1 – 5 машинных циклов. Время выполнения каждой команды можно разбить на цикл выборки и цикл выполнения (рис. 4).

Архитектура современных МП не ограничивается структурной схемой (рис. 1 а). В отличие от рассмотренной схемы некоторые МП имеют сверхбыстродействующую оперативную память, большее число РОН и другие элементы.

С точки зрения быстродействия лучшими показателями обладают МП, выполненные по биполярной технологии. Однако биполярная технология не позволяет получать БИС из – за большой рассеиваемой мощности и низкой плотности компонентов на одном кристалле. Поэтому МП, выполненные по биполярной технологии, конструктивно реализуются в виде отдельных БИС.

Похожие материалы

Информация о работе