Другие предметы \ Микросхемотехника

Вопросы № 1-43 к экзамену по микросхемотехнике (Формы представления аналогового сигнала. Параметры цифровых схем. Тестирование ЦБИС со встроенной памятью)

Страницы работы

2 страницы (Word-файл)

Скачать файл

Содержание работы

Вопросы к экзамену по ЦБИС для МП-38, МП-39, ИМЭ-36. 2005 г. (программа-максимум)

1. Формы представления аналогового сигнала. Параметры цифровых схем. Классификация цифровых схем.

2. Определение логического элемента и логической схемы. Работа инвертора. Работа вентилей И-НЕ ИЛИ-НЕ на switch уровне, таблица истинности этих вентилей.

3. Полная система логических функций. Понятие о базисе. Алгебра логики.

4. Минтермы и Макстермы. СДНФ и СКНФ.

5. Алгоритмы перехода от таблицы истинности логической функции к ее записи с в виде СДНФ и СКНФ. Минимизация с помощью карт Карно.

6. Гонки сигналов. Статический риск сбоя. Динамический риск сбоя. Способы устранения динамического и статического рисков сбоя.

7. Проектирование сумматоров. Классификация.

8. Проектирование шифраторов и дешифраторов.

9. Проектирование мультиплексоров и демультиплексоров.

10. Понятие последовательностного устройства. Работа RS-триггера.

11. Двухступенчатый RS-триггер. D-триггер. JK-триггер

12. Классификация регистров. Регистры хранения. Сдвиговые регистры.

13. Счетчики и делители частоты. Счетчики с произвольным коэффициентом счета

14. Классификация запоминающих устройств (ЗУ). Основные характеристики ЗУ.

15. Виды ЗУ. Структурная схема ЗУ.

16. Статические элементы памяти. ROM.

17. Динамические элементы памяти.

18. Маршрут проектирования цифровых СБИС. Блок-схема.

19. Блочно-иерархический подход при проектировании ЦБИС

20. Маршрут проектирования цифровых СБИС. Формирование ТЗ.

21. Маршрут проектирования цифровых СБИС. Системный уровень проектирования.

22. Маршрут проектирования цифровых СБИС. Функциональный и логический уровень проектирования. HDL языки.

23. Маршрут проектирования цифровых СБИС. Схемотехническое проектирование. Проектирование топологии.

24. Маршрут топологического проектирования.

25. Верификация (проверка) топологии. Топологические нормы (правила проектирования). DRC, LVS, ERC.

26. Технология изготовления КМДП ЦБИС. Технологические слои. Фотошаблоны.

27. Топология и вертикальный разрез КМДП структуры (инвертора).

28. ВАХ n-МДП транзистора. Два режима работы МДП-транзистора.

29. Статические характеристики инвертора. Передаточная характеристика. Помехозащищенность.

30. Динамические характеристики. Расчет задержек КМДП инвертора.

31. Эффект тиристорной защелки в КМДП структурах.

32. Разработка статической КМДП логики. Сумма произведений. Произведение сумм.

33. Разработка динамической КМДП логики. Риски сбоев. Логика «Домино»

34. Логика на проходных транзисторах. КМДП проходной ключ.

35. Электрические схемы мультиплексоров 2-to1, 3-to-1, 4-to-1.

36. Повторное использование разработок. СФ-блоки, hard и soft.

37. Масштабирование топологии ИМС.

38. Надежность ИМС. Типы неисправностей ИМС. Защита от пробоя подзатворного диэлектрика.

39. Тестирование ИМС. Методы тестирования. Сдвиговый регистр с линейной обратной связью (LSFR).

40. Генерация тестовых последовательностей. Моделирование неисправностей. D-алгоритм ATPG.

41. Проектирование контролепригодных ЦБИС. Основная проблема тестирования. Основные приемы при проектировании контролепригодных ЦБИС.

42. Метод разработки ЦБИС со сканирующими цепочками.

43. Тестирование ЦБИС со встроенной памятью.

Вопросы к экзамену по ЦБИС для МП-38, МП-39, ИМЭ-36. 2005 г. (программа-минимум)

1. Определение логического элемента и логической схемы. Работа инвертора. Работа вентилей И-НЕ ИЛИ-НЕ на switch уровне, таблица истинности этих вентилей.

2. Минимизация с помощью карт Карно.

3. Гонки сигналов. Статический риск сбоя. Динамический риск сбоя. Способы устранения динамического и статического рисков сбоя.

4. Понятие последовательностного устройства. Работа RS-триггера.

5. Маршрут проектирования цифровых СБИС. Блок-схема.

6. Блочно-иерархический подход при проектировании ЦБИС

7. Топология и вертикальный разрез КМДП структуры (инвертора).

8. Передаточная характеристика КМДП инвертора.

9. Эффект тиристорной защелки в КМДП структурах.

10. КМДП проходной ключ.

11. Основная дилемма тестирования.

Задача.

Задание: дана таблица истинности для логической функции с четырьмя переменными. Заполнить и минимизировать карту Карно, написать минимизированное выражение для логической функции, построить логическую схему данной логической функции на элементах и-не либо или-не.

Таблица истинности