Если порядок операнда A будет меньше порядка операнда B, то на один из входов коньюнктора D27 поступит единица (из старшего разряда сумматора D28) на два других его входа приходят единицы со 2 выхода дешифратора и дизъюнктора D34 (если в счетчике не ноль) и, когда на оставшийся вход коньюнктора придет синхроимпульс, на его выходе появится единица, которая придет на входы С регистров D12, D13, D20, D21 и за счет косой передачи между ними произойдет сдвиг мантиссы операнда А на четыре разряда. Поскольку в данном случае разность порядков операндов получилась в дополнительном коде, то счетчик D30 должен работать в режиме «+1», что достигается за счет подачи на соотвествующий вход импульса с коньюнктора D27.
Если порядок операнда A будет больше порядка операнда B, то сдвиг будет происходить аналогично, за тем исключением, что откроется коньюнктор D26, тоесть управляющие сигналы будут подаваться на регистры D15, D16, D22, D23 и счетчик D30 будет работать в режиме «-1».
После того, как значение счетчика D28 станет равным «0000» на выходе коньюнктора D34 появится ноль и по следующему синхросигналу такт завершится.
«1» по очереди на выходах 3 и 4 дешифратора D29.
В данном такте происходит суммирование мантисс операндов, управляющие сигналы не выдаются.
Мантисса операнда А подается на входы сумматоров D42-D46 в прямом коде. Мантисса операнда B поступает на входы группы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ D41, на эти же элементы приходит код операции со входа КОП. Если задана операция сложения (ноль) то мантисса операнда B подается на входы сумматоров в прямом коде и входной перенос сумматора D46 равен нулю. Если же задана операция вычитания, то мантисса операнда B подается на входы сумматоров в обратном коде и входной перенос сумматора D46 равен единице, то есть операнд B переводится в дополнительный код.
«1» на выходе 5 дешифратора D19.
В данном такте происходит запись большего порядка в счетчики D48, D49, суммы мантисс в выходные регистры D52, D53 и знака суммы мантисс в триггер знака D54.
Сигналом с 5 выхода дешифратора D19 счетчики переводятся в режим параллельной записи и больший порядок записывается в них с выходов группы элементов 2И-ИЛИ D39.
Единица с 5 выхода дешифратора поступает на дизъюнктор D61, на его выходе так-же появляется единица, и когда на коньюнктор D65 придет синхроимпульс мантисса результата перепишется в регистры с выходов группы элементов 2И-ИЛИ D47. Знак мантиссы результата запишется в триггер знака D54.
«1» на выходе 6 дешифратора D19.
В данном такте происходит нормализация результата.
Нормализация результата происходит за счет косой передачи с регистров D52 и D53 (сдвиг влево) и декремента порядка в счетчиках D48 и D49. Процесс сдвига влево мантиссы и одновременного декремента порядка происходит до тех пор, пока старшие четыре разряда мантиссы равны нулю, при условии что вся мантисса не равна нулю. Проверка первого условия выполняется на дизъюнкторе D55, второго на дизъюнкторе D56, результаты выполнения этих функций подаются на дизъюнктор D60. До тех пор, пока на его выходе 0 такт будет продолжаться, это достигается за счет того, что этот сигнал подается на элемент И-НЕ D8, туда же приходит сигнал с шестого выхода дешифратора D19 и до окончания процесса нормализации тактирующие импульсы на вход счетчика циклов D18 поступать не будут.
На время процесса нормализации регистры D63, D64 выведены из Z-состояния, а буферы D50, D51 напротив находятся в Z состоянии. Тактирующие импульсы подаются одновременно на входы C регистров и –1 счетчика D70, с выхода дизъюнктора D65, который открыт сигналом с дизъюнктора D57.
«1» на выходе 7 дешифратора D19.
В данном такте происходит выдача результата и признака окончания операции.
Сигнал с выхода 7 дешифратора D19 поступает на вход S триггера D66. Триггер переключается в единицу, эта единица поступает на входы R триггера D6 и счетчика циклов D18, устанавливая их в ноль. На выходе КонОп появляется единица и операция завершается.
В настоящее время существуют следующие технологии для изготовления цифровых интегральных схем:
· Транзисторно-транзисторная логика (ТТЛ)
· Эмиттерно-связанная логика (ЭСЛ)
· МОП транзисторная логика
· МОП транзисторная логика на комплиментарных ключах (КМОП)
Уважаемый посетитель!
Чтобы распечатать файл, скачайте его (в формате Word).
Ссылка на скачивание - внизу страницы.