Разработка быстродействующего арифметического устройства для умножения чисел с фиксированной точкой

должен быть не менее трех, иначе обнаруживаются ошибки только в младшем разряде двоичного числа, поскольку во всех других разрядах весовые коэффициенты четны и ошибки в этих разрядах по модулю 2 не обнаруживаются.

Контроль по более высоким значениям модуля оправдан в особенно ответственных схемах, где требуется эффективная защита от кратных ошибок. Кроме того, при контроле по более высоким значениям модуля, увеличивается объем аппаратуры, требуемой для контроля.                                                      [Л1]

Так как быстродействующее АУ для умножения уже имеет достаточную избыточность аппаратуры (для увеличения скорости операции умножения), то выбираем наиболее простой по своей конструкции контроль по модулю 3.

Недостатком данной схемы контроля является то, что она не распознает ошибки в разрядах, кратных 3.

Рассмотрим пример контроля операции умножения по модулю 3 на примере:

Пусть множитель А=6₍₁₀₎(0110₍₂₎), а множимое B=8₍₁₀₎(1000₍₂₎). Остаток от множимого |В|₃=2(0010), множителя |A|₃=0(0000).

Полученное на основной схеме умножения, произведение (Z=A*B=48(00110000₍₂₎)) сворачивается по модулю 3: |Z|₃=0(0000). Одновременно, производится умножение остатков, и получаем произведение, равное 0(Z_ост=|A|₃*|B|₃=0(0000)).Затем остаток Z и остаток Z_ост сравниваются на схеме сравнения(получается 0, т.к. Z_ост=Z).

2.3. Описание электрической функциональной схемы умножающего устройства.

На рис.2.4. представлена схема электрическая функциональная быстродействующего умножающего устройства чисел с фиксированной запятой. Рассмотрим её работу.

По управляющему сигналу «Прием А» на регистр А D1 поступает байт данных DА[0¸7], являющийся множимым. По управляющему сигналу «Прием В» на регистр В D2 поступает байт данных DВ[0¸7], являющийся множителем. Умножение производится так, как описывалось ранее (см. п.2.1.). На блок из 8-ми конъюнкторов(D4) одновременно поступают множимое и  младший разряд множителя с выходов Q[1¸8] D1 и c выхода Q1 D2, т.е. на каждый конъюнктор  блока поступает 1-ый бит множителя (провод, обозначенный на схеме как №9) и на весь блок D4 поступает множимое (провода, обозначенные на схеме как №№1¸8). Одновременно с D4 срабатывает D5, на который подается всё множимое целиком и 2-ой бит множителя, т.е. на конъюнкторах выполняется анализ разряда множителя «0» или «1». Данные, полученные после анализа множителя (провода, обозначенные на схеме №№2¸16 дополнительного жгута), кроме провода, обозначенного №1, т.к. данный бит уже является младшим битом конечного произведения, поступают на восьми разрядный сумматор D7, который производит суммирование полученных результатов и формирует первую сумму частичных прроизведений. На блок D8 поступает полностью множимое и 3-ий бит множителя. После анализа 3-го разряда множителя, полученное число (провода, обозначенные на схеме как №№26¸33) поступает на D10 вместе с числом, полученным на D7 (провода, обозначенные на схеме как №№18¸25, провод №17 содержит 2-ой конечный бит произведения). Далее в схеме производится аналогичный анализ разрядов множителя на D11 (4-ый разряд), D13 (5-ый разряд), D15 (6-ой разряд), D17 (7-ой разряд), D19 (8-ой разряд), и аналогичное D10 вычисление сумм частичных произведений на D12, D14, D16, D18, D20. Полученное в результате умножения произведение записываются в выходной регистр D21 по управляющему сигналу «Прием произведения».

Одновременно с работой основной схемой работает и схема контроля. Уравнение, реализуемое при контроле .

Вычисление остатка по модулю 3 (М3) может осуществляться делением в остатках. Однако устройство деления настолько сложное , что применение такого способа контроля не оправдано. Существует более простой способ вычисления остатков, основанный на том, что остатки отдельных разрядов при позиционном представлении чисел могут быть определены независимо друг от друга. Их сумма по модулю 3 и является искомым остатком. Остатки степеней основания счисления N не зависят от значения числа Z и могут быть заранее определены. При определении остатка числа Z достаточно умножить эти остатки на значения соответствующих разрядов Z₀,…, Z_n-1, сложить произведения и определить остаток полученной суммы. Особенно просто данная операция в случае двоичной системы счисления (СС), т.к. тогда  при . Вычисление остатка числа в двоичной записи сводится к сложению остатков тех весовых коэффициентов двоичного числа Nⁱ, у которых коэффициенты a_i равны единице. Они складываются при помощи сумматоров на 2-3 входа.                                                            [Л1]

На рис. 2.4. представлена схема для вычисления остатка 8-ми (являются идентичными по конструкции схемы D6 и D3), а так же    4-х( D26) и 16-ти разрядного двоичного числа по модулю 3(D25). Разряды двоичного кода имеют заранее определенный вес, в зависимости от значения остатка величины Nⁱ I=0,1…,n-1 по модулю 3 (см. табл.1)

          Таблица 1

Далее при помощи сумматоров D6, остатки для которых a_i=1, суммируются, учитывая, что перенос равен двойной сумме, пока на выходе не остается код остатка с весами 1, 2.

Как описывалось ранее (см. п.2.2), после вычисления остатка от каждого числа по модулю 3 их (остатки) необходимо умножить