Описание схемы электрической функциональной для сложения и вычитания чисел с фиксированной точкой

2.3. Описание схемы электрической функциональной для сложения и вычитания чисел с фиксированной точкой.

Электрическая функциональная схема АЛУ для сложения и вычитания чисел с фиксированной точкой представлена на рис.2.3., рассмотрим её работу.

Схема начинает работу с прихода напряжения питания +5В на вход генератора тактовых импульсов (ГТИ). С ГТИ импульсы поступают на счетчик D3. Со счетчика D3 выходные сигналы подаются на 2 инвертора D6 и четыре конъюнктора D7. D6 и D7 являются схемой формирования управляющих сигналов. Это позволяет обеспечить управление работой схемы.

На генераторе тактовых импульсов (ГТИ), счетчике (D3), инверторе (D6) и конъюнкторах (D7) построено устройство управления (УУ). Сигналы с выхода устройства управления поступают на шину управления (ШУ).

В начале работы устройства по второму управляющему сигналу (УС) с шины управления (ШУ) через шину данных (ШД) на входы R всех триггеров, на которых выполнен восьмиразрядный накапливающий сумматор, поступает «0», триггеры сбрасываются в «0».

Из оперативной памяти (ОП) операнд А подается на группу конъюнкторов D1, а операнд В поступает на группу конъюнкторов D2. По управляющему сигналу 3, поступающему на группу конъюнкторов D1 с УУ по ШУ, байт данных DI[0¸7] пропускается на входы регистра RG 1 (D4). По управляющему сигналу 4, поступающему на группу конъюнкторов D2 с УУ по ШУ, байт данных  DI[8¸15] пропускается на входы регистра RG 2 (D5). По следующему сигналу синхронизации регистры RG 1 (D4) и RG 2 (D5) примут операнды с входов DI[0¸15]. При этом операнд А может являться слагаемым или вычитаемым (уменьшаемым), а операнд В – слагаемым или уменьшаемым (вычитаемым).

Оба операнда поступают на группу элементов неравнозначности D8 и D9 соответственно. Если хотя бы один из операндов имеет знак «-», то он переводятся соответствующей группой элементов неравнозначности D8, D9 в обратный код (для правильности выполнения операции, необходимо перевести операнд со знаком «-» в дополнительный код). На один из входов блока неравнозначности подаётся знаковый разряд (старший разряд операнда), а на второй соответствующий разряд операнда, начиная со старшего разряда мантиссы.

Знаки операндов поступают на дизъюнктор D10, где они суммируются. Если хотя бы один из операндов имеет знак «-», то на первый вход дизъюнктора D15, являющимся входом начального переноса восьмиразрядного сумматора, подается «1», для перевода обратного кода в дополнительный код. Если все операнды были положительными, тогда на первый вход дизъюнктора D15 подается «0».

На регистры RG A (D11), RG B (D12) поступают операнды в прямом или инверсном коде, в зависимости от результатов, полученных на группах элементов неравнозначности D8, D9. С RGA (D11) операнд А поступает параллельным кодом на входы восьмиразрядного сумматора, обозначенные на схеме проводами №№25¸18. С RG В (D12), по 4-ому управляющему сигналу, операнд B поступает параллельным кодом на входы восьмиразрядного сумматора, обозначенные на схеме проводами №№34¸27. Входной перенос, поступает на первый вход дизъюнктора D15 с задержкой после подачи операнда В. Далее формируется сумма и перенос в следующий разряд.

Сумма формируется после подачи входного переноса и срабатывания триггера. Сумма снимается с прямого выхода триггера. Перенос формируется последовательно на конъюнкторах D27, D28, на которых производится логическое умножение двух операндов с учетом знаков и переносов. При этом первым поступает операнд А, затем, с задержкой во времени между подачей управляющих сигналов 3 и 4 с УУ по ШУ, поступает операнд B. На вход дизъюнкторов D15¸18, D22¸25 переносы поступают последовательным кодом (с D15 на D16, с D16 на D17 и т.д.), а на дизъюнктор D15 с задержкой после подачи операнда B.

Т.к. все схемы для суммирования одного разряда операнда А с одним разрядом операнда В, с учётом входного переноса одинаковы, то будем рассматривать работу накапливающего сумматора на младших разрядах операндов А и В (на дизъюнкторах D15, D37, триггере D19, конъюнторах D27, D28).

Сигнал с прямого выхода триггера D19 (сумма) поступает на один из входов конъюнктора D27, на второй вход конъюнктора D27 поступает входной перенос. Сигнал с инверсного выхода триггера D19 поступает на один из входов конъюнктора D28, на второй вход конъюнктора D28, с задержкой на подачу входного переноса и срабатывание триггера, поступает младший разряд операнда B. Перенос в следующий разряд будет лишь в то случае, если был входной перенос и триггер в «1» или в триггер в «0» и разряд операнда B был 1.

С выхода сумматора сумма поступает на блок конъюнкторов D73. По 5-ому управляющему сигналу, сумма пропускается на входы регистра сумматора RG Sm (D82). По следующему сигналу синхронизации (сигнал по №1 на ШУ) результат записывается в регистр сумматора RG Sm (D82). С RGSm, сумма подается на выходной разъем DO[0¸7].

На блоках D13, D14 производятся вычисления четности единиц операндов А и В (описание см. п.2.2). Далее контрольные разряды записываются в триггеры D35 и D36. На блоке неравнозначности D41 формируется контрольный разряд по чётности. На блоках D69 и D70 производятся вычисления четности единиц в сумме (D69) и переносах (D70) результата. Оба контрольных разряда записываются в триггеры D74 и D75. На блоке неравнозначности D77 формируется окончательный контрольный разряд от операндов и переносов из разрядов, который сравнивается с контрольным разрядом по четности суммы на блоке неравнозначности D76. Результат сравнения записывается в триггер D81. Сигнал с прямого выхода триггера D81 поступает на выходной разъем.

На дизъюнкторах D66, элементе неравнозначности D67 и элементе равнозначности D68 производится анализ признака результата по формулам (см. п.2.1), которые заносятся в D-триггеры D78, D79, D80. У триггеров D78 и D79 используются только прямые выходы. На этих схемах формируются признаки равенства нулю и переполнения разрядной сетки. У триггера D80 используются как прямой, так и инверсный выходы. На этом триггере формируются признаки положительного и отрицательного результата. Прямой и инверсный выходы триггера D38 можно использовать для формирования данных признаков результата потому, что положительный результат = отрицательный результат. Выходные сигналы с триггеров поступают на шифратор 4 в 2 D83. С выхода D83 признак результата поступает на выходной разъем.