Расчет времени выполнения арифметических и логических операций, страница 2

Пользуясь данными из табл.2.2. определим время выполнения контроля арифметических операций: 

t_{зад.контр.арифм.}= t_{Д19(КР1533ИП5)} + t_{Д49.1(КР1533ЛИ1)} + t_{Д66(КР1533ЛЕ4)} + t_{Д76.1(КР1533ЛН1)} + t_{Д82(КР1533ИП5)} + t_{Д98.3(КР1533ЛП5)} + t_{Д113.1(КР1533ЛП5)} + t_{Д76.5(КР1533ДН1)} = 42 + 12 + 12 + 12 + 42 + 13 + 13 + 12= 158 нс.

Контроль логических операций

Путь прохождения сигнала при контроле логических операций:  КР1533ЛИ6 [Д35, Д51.1, Д44 (одновременно КР1533ЛИ1 (Д36, Д6.4, Д27, Д28, Д29, Д30, Д31, Д32, Д33. Д34, Д37, Д42,  Д43 ), КР1533ЛИ3 (Д38, Д39, Д40, Д41, Д52, Д53))], КР1533ЛИ1 [Д49.1, Д49.2, Д49.3 (одновременно КР1533ЛИ3 (Д50, Д13.3, Д54), КР1533ЛЛ4 (Д45, Д46, Д47, Д48))], КР1533ЛП5 [Д55, Д56 (одновременно КР1533ЛИ1 (Д57, Д58))], КР1533ЛИ6 [Д59, Д60, Д51.2 (одновременно КР1533ЛИ1 (Д61.1, Д61.2, Д61.3, Д62, Д72, Д73, Д49.4), КР1533ЛИ3 (Д63, Д64, Д70, Д71, Д74, Д75))], КР1533ЛИ1 [Д61.4, Д37.3, Д37.4 (одновременно КР1533ЛИ3 (Д79, Д80, Д81.1))], КР1533ЛЕ4 [Д83, Д84, Д85 (одновременно КР1533ЛЛ4 (Д18.4), КР1533ЛН1 (Д76.2, Д76.3), КР1533ЛИ1 (Д72.2), КР1533ЛЕ1 (Д77.2))], КР1533ЛН1 [Д76.4 (одновременно КР1533ЛЕ1 (Д77.3, Д77.4, Д86.1), КР1533ЛЕ4 (Д87.1, Д87.2))], КР1533ЛП5 (Д98.1, Д99, Д100), КР1533ЛП5 (Д98.2, Д107, Д108), КР1533ЛЕ4 (Д115),  КР1533ЛЛ4 (Д114.3),  КР1533ЛЕ1 (Д86.3).

Пользуясь данными из табл.2.2. определим время выполнения контроля логических операций: 

t_{зад.контр.логич.} = t_{Д35(КР1533ЛИ6)} + t_{Д49.1(КР1533ЛИ1)} + t_{Д59(КР1533ЛИ6)} + t_{Д61.4(КР1533ЛИ1)} + t_{Д83(КР1533ЛЕ4)} + t_{Д76.4(КР1533ЛН1)} + t_{Д98.1(КР1533ЛП5)} + t_{Д98.2(КР1533ЛП5)} + t_{Д115(КР1533ЛЕ4)} + t_{Д114.3(КР1533ЛЛ4)} + t_{Д86.3(КР1533ЛЕ1)} = 18 + 12 + 18 + 12 + 12 + 12 + 13 + 13 + 12 + 10,5 + 12 =      144,5 нс.

Из расчетов видим, что больше всего времени требуется на выполнение контроля арифметических операций – 158 нс. Поэтому задержка в подаче сигнала на выходной регистр КР1533ИР35 (Д109)  и триггеры КР1533ТМ2 (Д116, Д117) относительно задержки на время счета счетчиков КР1533ИЕ7 (Д14 – Д17) по входу +1 должна быть не менее чем 160 нс. На схеме эта задержка реализуется на дешифраторе тактов КР1533ИД3 (Д11) за счет пропускания 3, 4, 5, 6, 7, 8 тактов с учетом, что один такт составляет 25 нс.  

Общее время от подачи операндов на схему с входной информационной шины до выдачи их на выходную информационную шину составляет:

t_{з.полная} = t_{зад.сум} + t_{зад.контр.арифм} + t_{зад.вых.} , где t_{зад.вых.} – время задержки срабатывания выходного регистра КР1533ИР35 (Д109) и триггеров КР1533ТМ2 (Д116 и Д117) по соответствующим управляющим сигналам с элементов конъюнкторов КР1533ЛИ1 (Д6.3, 112.1 и 112.2):

t_{зад.вых.} = t_{КР1533(Д109) одновременно КР1533ЛИ1(Д6.3)} + t_{КР1533(Д112.1,  Д112.2)} + t_{КР1533(Д67)} = 12 + 12 + 15,5 = 39,5 нс.

t_{зад.контр.арифм} – время задержки на выполнение контроля арифметических операций. При подсчете общего времени берется эта задержка, так как контроль арифметических операций занимает наиболее длительное по сравнению с выполнением всех остальных операций время.   

Результат:

t_{з.полная} = t_{зад.сум} + t_{зад.контр.арифм} + t_{зад.вых.} = 98,5 + 158 + 39,5 = 296 нс. – максимальное время, затрачиваемое схемой на выполнение одной операции.

Частота работы генератора рассчитывается по формуле:

f_вх ≤ 1/t_{з.полная}

fвх ≤ 1/622,5 нс = 1/296• 10^-9 с = 3378378 Гц ≈ 3,4 МГц.

Следовательно, подача следующих операндов, кода операции, сигнала сброса и сигнала ‘Пркоп’ на вход схемы должна быть произведена не ранее, чем через 296 нс с частотой 3,4 МГц.

Таблица 2.6.2

Время распространения сигнала используемых микросхем