VMS-шина использует анулирование кадров, чтобы исключить проблемы переполнения при работе с относительно низкоскоростными получателями данных. Однако само по себе анулирование кадров не достаточно для решения проблемы, поскольку типичное действие отправителя заголовка в случае анулирования кадра - это просто повторные попытки передачи. Если получателю требуется большое время для обработки данных, то VMS-шина может оказаться сильно загруженной бесполезными анулированными кадрами. Чтобы избежать таких накладных затрат используется кадр ответа показывающий, что получатель обработал предыдущие данные и готов к приему новых.
ОРГАНИЗАЦИЯ МАГИСТРАЛИ VMX.
Магистраль имеет 32-разрядную шину данных и 24-разрядную шину адреса. Два способа данных дают возможность производить передачи старших или младших байтов. Адресный тракт мультиплексируется по 12 линиям, причем эти два строба служат так же признаками того, какие разряды адреса в данный момент передаются по шине - младшие или старшие 12 разрядов. Линии признака ошибки данных или квитанции-подтверждения передачи данных служат для завершения цикла обмена данными.
К одной магистрали максимально могут подключаться шесть соседних модулей. Каждый из устанавливаемых модулей может работать в качестве задатчика (первичного или вторичного), а также исполнителя. Первичный задатчик - это, как правило, центральный процессор, которому помимо памяти, размещаемой на его собственной плате, требуется еще дополнительная. Первичный задатчик управляет магистралью и контролирует доступ со стороны вторичного задатчика к исполнителям. Первичный задатчик также инициирует цикл шины и выдает на шину младшие разряды адреса и управляющие сигналы, прежде чем решить, будет ли производиться передача данных по VMX- или VME-шине или использоваться память самой платы. Перед выдачей старших разрядов адреса на мультиплексированные линии шины задатчик может отменить цикл VMX-шины (это называется аннулированием цикла) и обратиться к ресурсам своей платы или к VME-шине.
Вторичный задатчик - устройство которое также может быть активным на магистрали VMX. Для этого он должен выставить сигнал запроса магистрали SMRQ и ожидать ответного сигнала SMACKIN - передача магистрали вторичному задатчику. Если вторичному задатчику приходит сигнал SMACKIN, а он не выставляет сиг нал запроса магистрали, то вторичный задатчик должен передать этот сигнал предоставления магистрали (SMACKOUT) следующему вторичному задатчику, для которого этот сигнал будет входным. После прохода сигнала предоставления магистрали вторичный задатчик должен снять сигнал SMRQ, выставить сигнал захвата магистрали LOCK и выдавать управляющие сигналы аналогично главному задатчику. Вторичный задатчик может иметь быстродействие меньше чем главный задатчик.
При передачах между задатчиками и памятью исполнителя используется схема с выдачей упреждающего сигнала подтверждения и последующего сигнала ошибки данных. Предполагая, что данные на шине будут действительными, можно выдавать подтверждение до завершения всех операций управления, чтобы избежать временных затрат на выдачу подтверждений, свойственных типичным центральным процессорам. Сигнал ошибки данных DERR может следовать за сигналом подтверждения ACK, если схема обнаружения ошибок установит наличие ошибки. Для обеспечения совместимости между всеми модулями каждый исполнитель должен выдавать сигналы "данные действительны" или DERR с задержкой менее 1 нс по отношению к сиг налу подтверждения ACK.
Для повышения собственной эффективностиисполнитель применяет примерно тот же способ, что и главный абонент для повышения эффективности работы.
Синхронный последовательный интерфейс SSI.
Уважаемый посетитель!
Чтобы распечатать файл, скачайте его (в формате Word).
Ссылка на скачивание - внизу страницы.