Проектирование электрической принципиальной схемы процессора для вычисления произведения двух чисел с плавающей запятой, страница 3

END. Выдаваемое слово;   знак, мантиссы - 4 бит, мантисса - 16 бит; знак порядка - 1бит, порядок - 4 бита, переполнение - 1 бит.

4.2 Описание функциональной схемы.

Работу автомата будем анализировать по представленной выше блок схеме.

Для реализации поставленного алгоритма необходимо:

*       иметь значение X и Y, а т.ж. X в дополнительном коде.

*  мультиплексируя X и - X подавать слагаемые частичного произведения на сумматор,

*        суммировать частичные произведения и хранить результат;

*    достичь компромисса между максимальным быстродействием и минимальным объемом.

Рассмотрим синтез основных узлов автомата.

Результат сдвига множимого от анализа тетрады будет верен в том случае, если множитель число положительное.

Т.е., помимо чисел, возможно, понадобится изменять знаки операндов.

Самое наглядное взять три регистра, два счетчика и два мультиплексора. Регистры для хранения множимых, счетчики перевода в дополнительный код, мультиплексоры - для выбора информационного потока.

Данные поступают на регистр, затем инвертируются и загружаются на счетчик, далее значение увеличивается на один и записывается в регистр, хранящий значение множимого в дополнительном коде. Проверяется знак множителя, и если. он отрицательный, инвертированные значения мультиплексируются на вход первого регистра и процесс повторяется.

Но процессы загрузки в регистры, обращения в дополнительный код или изменения знаков множимых займут много времени и средств, как аппаратных,

так и управляющих. Поэтому мультиплексировать будем, непосредственно слагаемые перед суммированием.

После окончания загрузки множимых, в зависимости от младшей тетрады множителя, слагаемые частичного результата подаются на сумматор, далее результат складывается с данными, хранящимися в регистре результата (со старшими 16 разрядами), и опять же записывается в регистр. Сдвигаем регистры множителя и результата от старших к младшим на четыре и повторяем блок сложения, еще два раза. Проверим, нужна ли нормализация мантиссы результата из-за возможного переноса числа в знаковую часть.

Порядок числа вычисляется проще. В регистр, хранящий результат порядка числа, запишем сумму Рх и Ру, И, не дожидаясь, нужна ли нормализация, на счетчике получим увеличенное на один значение порядка. Условие о нормализации будет адресной переменной мультиплексора, нужного для выдачи выходному буферу порядка.

5. Проектирование принципиальной схемы.

5.1. Проектирование схемы операционного автомата.

Проектирование принципиальной схемы процессора производится на рекомендованной заданием серим отечественных микросхем 1533.

В качестве входного, а т. ж. выходного однонаправленного буфера выбрана микросхема КР1533АП14. Данный буфер имеет возможность установки в третье состояние, что используется в данной схеме. Буфер имеет необходимую разрядность и малое время задержки распространения сигнала от входа к выходу 13 не. Переход буфера из Z-состояния занимает 25 нс. Высокий уровень на любом из входов разрешения высокого импеданса- состояние Z.

Для хранения входных данных достаточно использовать D-триггеры. Для мантисс с простыми и инвертированными выходами,      а для порядков с простыми.