Синтез логического устройства с восьмиразрядным адресным входом A(А0-А7)

Министерство образования Российской Федерации

Хабаровский государственный технический университет

Кафедра Вычислительной техники

Расчетно-графическая работа №3

по курсу “Микропроцессорные устройства ”

Выполнил: студенты гр. ВМ-82

Шипилов С.В.

Сапожников С.С

 Проверил: ст. преподаватель

          Бурдинский И.Н.

Хабаровск 2002

Задание:  Дано логическое устройство с восьмиразрядным адресным входом A(А0-А7), тактовым импульсом B и выходами С, D, E, F. Нужно синтезировать это устройство на микросхемах ТТЛ- ТТЛШ так, чтобы его работа соответствовала временным диаграммам, представленным на рисунке.

Условия: Входы А0-А7 приоритетные, т.е. обработка сигналов начинается с самого старшего (А0) и заканчивается младшим (А7).

Пока не обработаются все сигналы А, сигнал Е по отрицательному перепаду сигнала В не вернется в исходное состояние.

Отрицательный фронт сигнала F должен отставать от отрицательного фронта сигнала D на 0.2 – 1 мкс.

Рисунок 1. Структурная схема устройства

Рисунок 2. Временные диаграммы устройства

Для того, чтобы осуществить приоритетность сигналов А будем использовать схему “указатель старшей единицы”. Она представлена на рисунке 3. D-триггеры (КР531ТМ2) устанавливают нужные сигналы А в “1”  по положительному фронту сигналов АА. В данном случае старшим является  сигнал А0. На группу элементов GG0 подается единица. Если на выходе A0 стоит ноль, то на выходе элемента 2И-НЕ ((КР531ЛА3) будет уровень логической 1, а элемент 2И (КР531ЛИ1) пропустит единицу на следующую группу элементов и т.д.  Если же на какую-либо группу пришла единица от предыдущей группы, а с триггера выходит тоже единица, то элемент на выходе элемента 2И-НЕ будет уровень логической единицы, а элемент 2И единицу на следующую группу элементов не пропустит. Причем на всех последующих элементах 2И-НЕ будет “1” не зависимо от значений на выходах триггеров. Т.о. если даже все сигналы А примут значение единицы, из схемы выйдет только один “0”, самый старший (К0). Сигналы К0-К7 идут на схему сброса триггеров (Рисунок 4).

Рисунок 3. Указатель старшей единицы

D-триггеры будут сбрасываться  по заднему фронту импульса B, по этому будем использовать JK-триггер. Импульс сброса R c триггера поступает на элементы 2ИЛИ (КР531ЛЛ1).

Рисунок 4. Схема сброса сигналов А0-А7

Если какой-либо из сигналов К, например К4  имеет уровень лог.0 то соответствующий элемент сформирует сигнал R4 который  сбросит D-триггер и сигнал К4 перейдет в “1”. Если какой –то последующий сигнал А, например А6 был установлен в “1”, то на выходе К6 вместо “1” установится “0” и он будет ждать следующего прихода импульса R.  Схема сброса показана на рисунке 4.

Сигналы А0-А7 поступают на группу элементов, отвечающую за формирование сигнала E, C, D. Она показана на рисунке 5.

Рисунок 5. Формирование сигналов E, C, D

Демультиплексор КР531ИД14 по сигналу с JK-триггера определяет, на какой выход, C или D передавать сигнал В. Демультиплексор и элемент задержки 2ИЛИ  имеют одинаковые задержки распространения по “1” и “0” и не искажают форму сигнала B. Сигнал D идет на схему формирования сигнала F, представленную на рисунке 6.

Рисунок 6. Схема формирования сигнала F

Отрицательный фронт импульса D запускает ждущий мультивибратор К155АГ1. Сигнал сброса т.е. окончания импульса формируется с помощью RC звена: времязадающий конденсатор С подключается между выводами микросхемы 10 и 11, резистор R включается от вывода 11 к положительной  шине питания 5В. Длительность выходного импульса можно определить по формуле . Подберем конденсатор и резистор так, чтобы задержка фронта лежала в пределах 0.2-1 мкс.

Например R=6.8 кОм  С=100 пФ. Тогда задержка составляет t=471 нс. С учетом собственной задержки элемента tзд10=80 нс  tзд=551 нс. По положительному фронту этого импульса выходной D-триггер устанавливается в 1, формируя отрицательный фронт сигнала F. Первый D-триггер по положительному фронту  сигнала D сбрасывает себя и триггер на выходе, тем самым формируя положительный фронт сигнала F.

Рисунок 7. Схема подключения микросхемы К155АГ1

Таблица 1 Некоторые параметры микросхем