Детальный проект конвейерного RISC процессора (Глава 3 "Конструирование последовательной DLX")

Конструирование последовательной DLX

В концЕ этой книги мы разработем конвейерную DLX-машину с точными прерываниями, кэшэм и IEEE-совместимым сопроцессором для операций с плавающей точкой. Отправная точка нашей конструкции - последовательная DLX-машина без обработки прерываний, кэша и сопроцессора для операций с плавающей точкой. Стоимость эффективности более поздних разработок будет сравниваться со стоимостью эффективности этой основной машины.

Почти все разработки из этой главы мы сможем многократно использовать. Процесс разработки будет идти последовательно, строго сверху вниз.

3.1 Архитектура набора команд

МЫ ОПРЕДЕЛИМ набор команд DLX без инструкций  для работы с плавающей запятой и обработки прерываний. DLX - RISC архитектура, которая имеет только три формата команд. Она использует 32 регистра общего назначения (универсальных) GPR[j]{31 : 0] для j € {0, ... 31}. Регистр GPR[0] всегда хранит 0.

Операции загрузки и сохранения перемещают данные между универсальными регистрами и памятью М. Существует только один способ адресации: эффективный адрес (effective address) ea равен сумме значения регистра и непосредственной константы. За исключением операций сдвигов, непосредственные константы - всегда знаковые.

Рисунок 3.1 Три формата команд ядра DLX с фиксированной точкой. RS1 и RS2 - исходные регистры; RD– регистр назначения. SAопределен как  регистр специального назначения или непосредственная величина сдвига; function - дополнительный 6-битный код операции.

3.1.1     Форматы команд

Все три формата команд (рисунок 3.1) имеют основной 6-битный код операции и определяют до трех явных операндов. Формат I-type (Immediate) (безотлагательный) определяет два регистра и 16-битную константу. Это стандартный формат для команд с непосредственным операндом. Формат J-type (Jump) (переход) используется для команд управления. Они не требуют явного операнда-регистра и следуют из большого 26-битного непосредственного операнда. Третий формат, формат R-type (Register), обеспечивает дополнительный 6-битный код операции (function). Оставшиеся 20 битов определяют три универсальных регистра и поле SA, которое определяет 5-битную константу или регистр специального назначения. Например, 5-битная константа является достаточной для сдвига.

3.1.2 Кодирование системы команд

Так как описание DLX в [HP90] не определяет кодирование набора команд, мы адаптируем кодирование машины MIPS R2000 ([PH94, KH92]) к системе команд DLX. Таблицы  3.1 - 3.3 описывают для каждой команды DLX ее действие и кодирование; префикс "hx" указывает, что число представлено в шестнадцатеричном виде. Принятые однажды, таблицы - почти, но не совсем - математическое определение семантики машинного языка DLX. Запомните, что математические определения имеют смысл, только если взяты буквально.

Таблица 3.1 Формат команд типа I-type. Все команды, за исключением команд управления, увеличивают PC на четыре; sxt (a) - знаковая версия a. Эффективный адрес доступа к памяти равняется ea = (GPR[RS1]} + (sxt(imm)}, где imm - 16-битный промежуток. Ширина доступа к памяти в байтах обозначена d. Таким образом, операнд памяти равен m = M[ea + d- 1],...,M[ea]

.

Таблица 3.2 Формат команд типа R-type. Все команды выполняют PC += 4. SAозначает 5-битное непосредственное количество сдвигов, определяемое битами IR[ 10 : 6].

Итак, попробуем выполнить действие

RD = (RS1 > imm? 1: 0)

принадлежащее команде beqz из таблицы 3.1 буквально: 5-битная строка  RS1 сравнивается с 16-разрядной строкой imm используя сравнение ">", которое не применимо для таких пар строк. 1-битный результат сравнения присвоен 5-битной строке RD.

Этот беспорядок может быть остановлен соблюдением пяти правил, определяющих сокращения и соглашения, которые используются в таблицах.

1. RD - сокращение для GPR[RD]. Строго говоря, фактически это сокращение для GPR[(RD)]. То же самое верно для R1 и R2.

2. За исключением логических операций, непосредственные константы imm - всегда двоичные дополнительные числа.

3. В арифметических операциях и в операциях работы с битами уравнения работают с двоичными дополнительными числами.

4. Вся целочисленная арифметика по модулю 2³². Она включает вычисления всех адресов и, в частности, все вычисления, затрагивающие PC.

Из Леммы 2.2 мы знаем, что [a] = (a) mod 2³² для 32-битных адресов a. Таким образом, последнее соглашение подразумевает, что не имеет значения, интерпретируем ли мы адреса как двоичные дополнительные числа или как двоичные числа.

Цель сокращений и соглашений состоит в том, чтобы превратить длинные описания в короткие. В таблицах 3.1 - 3.3 это было сделано весьма успешно. Сейчас мы перечислим почти несокращенную семантику трех команд DLX, где sxt (imm) означает 32-разрядную знаковую версию imm.

1. Арифметическая команда addi:

[GPR[RD]]   =   [GPR[RS1]] + imm mod 2³²

=    [GPR[RS1]] + [sxt(imm)].

2. Команда работы с битами sgri:

[GPR[RD]] = [([GPR[RS1]] > [imm] ?1:0)],

или, что тоже самое

GPR[RD] = 0³¹ ([GPR[RS1]] > [sxt(imm)] ?1:0).

3. Команда ветвления beqz:      

(PC)    =    (PC) +4+ ([GPR[RS1]] > 0 ? [imm]: 0) mod 2³²            =    (PC) + 4 + ([GPR[RS1]] > 0 ? [sxt(imm)] : 0) mod 2³².

Видно, что в более детальных уравнениях стало видно множество подсказок для реализации команд: непосредственные константы должны быть знаковыми а 1-битный результат тестов должен быть дополнен 31 нулем.

3.1.3    Организация памяти

Память – байтоадресуемая, то есть, каждый адрес памяти j определяет расположение ячейки памяти M[j], способной сохранить один байт. Память выполняет доступ к байту, пулуслову и слову. Все команды закодированы четырьмя байтами. В памяти данные и команды выровнены в следующем виде:    

• полуслово должно иметь четные адреса (в байтах). Полуслово h с адресом e хранится в памяти таким образом:

h[15:0] = M[e+1 : e].      

• слова или команды должны иметь адреса (в байтах), делимые на четыре. Эти адреса называются границами слова. Слово или команда w с адресом e хранится в памяти таким образом:

w[31:0] = M[e + 3:e].             

Критическая особенность этой схемы хранения в том, что полуслова, слова и команды сохраненные в памяти, никогда не пересекают границы слова (см. рисунок 3.2). Для границ слова e, мы определяем слово памяти с адресом e как

Mword[e] =M[e + 3:e].      

Кроме того, мы нумеруем байты слов w [31: 0] в порядке “меньший в конце”

(рисунок 3.3), то есть:

byte_j(w)    =   w[8j + 7:8j]

byte_[i,:j](w)    =   byte_i(w)...byte_j(w)

Эти определения непосредственно подразумевают следующую лемму:

Лемма 3.1> Пусть (a[31 : 0]) - адрес памяти и пусть e – граница слова e = (a[31 :2]00). Тогда

1.байт с адресом (a) хранится в байте (a[1 : 0]) слова памяти с адресом e:

M((a)) = byte_(a[1:0]}(Mword[(a[31 : 2]00)]).

Рисунок 3.2 Схема хранения в системе памяти с 1-банком (a) и с 4-банками (b). Банк всегда имеет ширину в один байт. a' = (a[31 : 2] 00) и e = (a').

Рисунок 3.3 Размещение байтов в пределах слова w[31 : 0] – порядок “little endian” (меньший в конце)

2. Часть данных шириной  d-байт и имеющих адрес (a) хранится в байтах с (a[1 : 0]) по (a[1 : 0]) + d — 1 слова памяти с адресом e:

byte_{[(a[1:0])+d-1:(a[1:0])]}(Mword[(a[31 : 2]00)]).

3.2    Высокоуровневые пути данных

Рисунок 3.4 представляет высокоуровневый вид путей данных в машине. Он показывает шины, буфера, регистры, схемы проверки на ноль, мультиплексоры и окружения (environments). Окружения названы по имени некоторого главного модуля или регистра. Они содержат этот модуль или регистр плюс некоторую склеивающую логику (gluelogic), которая необходима для адаптирования этого