Экзаменационные вопросы по дисциплине «Архитектура компьютеров», страница 5

— разрядность адреса центрального процессора — 18 бит;

— функция отображения кэш — множественно-ассоциативная с коэффициентом ассоциативности 4.

Требуется:

1) разработать логическую схему кэш-памяти;

2) показать интерпретацию адресной информации, передаваемой процессором.

Задача 5 (4 варианта)

Заданы исходные данные:

— длина строки кэш-памяти — 16 байт;

— общий объем кэш-памяти — 32 кбайт;

— разрядность адреса центрального процессора — 24 бит;

— тип кэш — двухвходовой множественно-ассоциативный.

Требуется:

1) определить, в каких строках будут размещены блоки памяти со следующими начальными адресами (адреса записаны в шестнадцатеричном формате):

b60c11; a7a034; 123456;

2) определить, какие еще байты попадут в блок, содержащий байт из ячейки памяти с адресом:

ccfefe; 925605;abcdef.

Задача 6 (4 варианта)

Логическое адресное пространство состоит из 32 страниц размером по 2 кбайт и отображается на физическое пространство размером 2 Мбайт.

Требуется:

1) определить формат логического адреса;

2) определить формат элемента страничной таблицы и количество таких элементов в ней;

3) выяснить влияние на таблицу страниц уменьшение объема физического пространства вдвое;

4) привести схему взаимодействия TLB и кэша при формировании исполнительного адреса.

Задача 7 (4 варианта)

Заданы системы команд одно-, двух- и трехадресного процессоров.

Требуется разработать программы вычисления приведенного выражения для указанных вариантов процессоров.

1 2 3 4 5 6