Встраиваемые процессоры архитектуры MIPSTechnologies, страница 4

*  Операции умножения и деления останавливают работу конвейера на этом
этапе для завершения своей работы

*   

         Этап А: выравнивание результата.

*  Происходит операция выравнивания результата к бинарному слову

*  Операции умножения и деления обновляют старшие и младшие регистры

*  Операция MUL приводит результат к виду, доступному для записи в регистр на этапе W

*   

         Этап W: запись результата.

*   Для команд работы с регистрами и команд загрузки  результат выполнения команды записывается в регистр.

Обзор архитектуры.

Как уже было сказано выше, в состав ядра 4Кр входят обязательные блоки и необязательные. При отсутствии хотя бы одного из обязательных блоков невозможна работа ядра. Необязательные блоки могут быть добавлены в ядро в случае необходимости.

         Список обязательных блоков:

*  Вычислительный модуль

*  Модуль умножения/деления (MDU)

*  Системный сопроцессор (СРО)

*  Модуль управления памятью {MMU)

*  Блок трансляции адреса (ВАТ)

*  Контролер КЕШ

*   Модуль шинного интерфейса (BIU)
    Модуль контроллера питанием

          Список необязательных блоков:

*  КЕШ команд

*  КЕШ данных
     СОЗУ

*  Контроллер EJTAG