Архитектура PowerPC. Основные особенности архитектуры Power PC. Конвейер команд

                             Архитектура PowerPC

Архитектура POWER для данных МП разработана консорциумом фирм IBM, Motorola и Apple. В основе разработки данного МП лежит разработка фирмы IBM- Power RISC System/ 6000 .Архитектура  POWER - Performance Optimization With Enhanced RISC - архитектура, основанная на оптимизации работы с использованием усовершенствованного RISC процессора. Кроме того, при разработке процессора учтен опыт фирмы Motorola по разработке RISC-процессоров  M88100-88110 и IBM по разработке процессоров R6000 Power RISC

С 1991 г. регулярно появляются новые версии этого процессора. В 1993г. появился PowerPC 601 - недорогая 32-разрядная реализация архитектуры PowerPC. Вслед за ним в том же году был выпущен микропроцессор PowerPC 603 - менее мощная версия 32-разрядного процессора, предназначенная для портативных компьютеров.

В 1995г. анонсирована первая 64-разрядная реализация архитектуры PowerPC - микропроцессор PowerPC 620. Если предыдущие версии микропроцессоров PowerPC были ориентированы на персональные компьютеры, то модель PowerPC 620 предназначена для рабочих станций и высокопроизводительных серверов.

                   Основные особенности архитектуры Power PC

Архитектурная линия МП Power является наращиваемой  используя преимущества  прогресса технологии (миниатюризации, размещения большего количества исполнительных функциональных элементов , оптимизации функций) используя все основные особенности базовой архитектуры. Название POWER - Performance Optimization With Enhanced RISC - оптимизация работы с использованием усовершенствованного RISC - было предложено кампанией IBM в 1987 году при разработке мини-ЭВМ 801 с первым RISC‑процессором.

          Данная архитектура обладает следующими возможностями:

-  раздельные регистровые файлы для хранения целочисленных данных и данных с плавающей запятой.(по 32 регистра);

-  команды загрузки и сохранения данных между регистрами и памятью

-  унифицированная длина команд, упрощающая параллельную обработку и диспетчеризацию команд  в конвейерах;

-  неразрушающее использование  регистров для выполнения арифметических команд, в которых второй , третий и , иногда, четвертый операнд определяют регистры источников для вычислений результаты которых накапливаются в регистре приемника , обусловленным первым операндом;

-  высокоточная модель исключений (exceptions) , позволяющая исключить ошибки при неточных вычислениях уст-ва с пл. запятой.

-  устройство с пл. запятой работающее в стандарте IEEE-754 c одинарной и двойной точностью;

-  гибкая архитектура, позволяющая выполнять некоторые функции аппаратно, либо программно в зависимости от необходимости при проектировании процессоров.

-  Пользовательские команды для  хранения, изменения, и определения данных как недействительные в КЗУ на кристалле. Архитектура также определяет специальные команды (блоковые пересылки в КЗУ) для загрузки данных не в порядке их поступления перед тем , как они потребуются, что потенциально снижает эффект задержки памяти.

-  Определение модели памяти, допускающей редкие обращения (weakly-ordered) к ЗУ. Это позволяет динамически изменить операции на шине, что улучшает общую производительность и особенно уменьшает эффект задержки памяти при вводе команд.

-  Поддержка Гарвардской архитектуры (раздельные память команд и данных).

-  Поддержка адресации.(big- and little-endian addressing modes.)

-  Поддержка 64-битной адресации и работы с 32 и 64 разрядными данными.

          Первый кристалл семейства Power PC 603 -32- битный МП реализован на основе технологии 0.5мкм 3.3В CMOS и содержал на кристалле 1.6 млн. транзисторов. Потребляемая мощность менее 3-х Вт.(что существенно меньше процессоров Pentium и Alpha).На частоте 133МГц  производительность процессора составляла 225 SPEC Int92 и 300 SPEC fp92 соответственно. Данный МП предназначен для построения персональных компьютеров и рабочих станций.