Разработка цифрового вольтметра с точностью вольтметра 0.3% и временем измерения 0.5 с, страница 3

Частота тактового генератора составляет 100кГц. Одно измерение происходит за 9 тактов. Следовательно частота измерений f = 100000/9 = ~11111 изм. в секунду, или одно измерение в 0.00009 с..

Согласно подсчёту тактовой частоты генератора эту частоту возможно поднять до ~130 кГц, что увеличит быстродействие в 1.3 раз, но при этом ухудшится надёжность прибора.

3 Схемотехника узлов цифрового вольтметра

3.1 Устройство задания эталонного напряжения

Это устройство является основным узлом вольтметра, выполняющего функцию обработки бинарного поиска.

Согласно поставленной задаче данное устройство должно производить корректное преобразование задаваемого напряжения и выдавать его код на ЦАП.

Структурная схема СЗН:

На этой схеме:

1 - тактовые импульсы с ГИ.

2 - логический ‘0’.

3 - логическая ‘1’.

4 - результат сравнения с компаратора.

6 - сигнал сброса(установка начальных значений).

7 - инвертированный 4.

8 - земля.

9 - сигнал о записи бита в регистр и записи информации с триггеров в ЗУ.

Comp = 1 в случае, когда Uвх < Uцап.

RG - регистр сдвига.

Регистр - устройство, предназначенное для кратковременного хранения и преобразования многоразрядных двоичных чисел[1].

Данный регистр выполнен на микросхеме К561ИР2 [1]. Фактически в этой микросхеме два 4-разрядных регистра, но тут они объединены в 8-разрядный. Согласно параметрам этот регистр работает на уровнях КМОП. Время задержки переключения составляет 970 нс.

На схеме присутствуют 8 JK-триггеров.

Триггер - устройство, имеющее два устойчивых состояния и способное под действием входного сигнала скачком переходить из одного устойчивого состояния в другое[1].

 Здесь триггеры выполнены в виде 4-х микросхем К561ТВ1[1] - КМОП-база. Время задержки переключения составляет 240 нс.

Логические элементы ‘ИЛИ-НЕ’ на 3 выхода выполнены на двух микросхемах К176ЛП4, которые помимо этих элементов включают в себя один инвертор. Один из них будет использоваться на выходе компаратора. Микросхема К176ЛП4 выполнена на КМОП-базе. Время задержки переключения 200 нс.

Шесть инверторов выполнены на микросхеме К561ЛН2[1], КМОП-база. Они поставлены для задержки сигнала сброса триггеров. Это необходимо для того, чтобы информация была скопирована в ЗУ. Время задержки при переключении 0 - 1 составляет 90 нс, при 1 - 0 40 нс, итого (40+90)*3 = 390 нс что больше 240 нс(время переключения JK-триггеров при подаче сигналов на входы JK).

Данное устройство работает следующим образом:

При активном сигнале сброса устанавливаются в 0 все ячейки регистра и все значения триггеров. После этого поступает сигнал с ГИ. Заметим, что 9 имеет ‘1’ на выходе только в случае, когда все ячейки регистра =‘0’ и присутствует сигнал синхронизации. Согласно этому регистр меняет состояния так, как показано в таблице 1.

Таблица 1. Таблица состояния регистра.