Разработка микропроцессорного модуля и схемы запуска

1.2. Разработка микропроцессорного модуля и схемы запуска

Проектирование аппаратной части МП-системы начинается с разработки центрального процессора (ЦП). Типовая схема ЦП включает в себя микропроцессор КР580ВМ80А, генератор тактовых импульсов (ГТИ) КР580ГФ24, шинный формирователь КР580ВА86 и адресный регистр КР580ИР82, используемый для запоминания слова состояния процессора в каждом текущем машинном цикле.

Для формирования временных интервалов, необходимых для нормального функционирования МП-системы, применяется микросхема КР580ГФ24, в качестве задающего генератора тактовой частоты использующая кварцевый резонатор.

Частота следования синхроимпульсов F1 и F2, подаваемых на микропроцессор, в девять раз меньше частоты кварцевого резонатора ZQ1. Для получения оптимальной для микропроцессора тактовой частоты 2 МГц кварцевый резонатор имеет частоту 18 МГц.

Для компенсации индуктивной составляющей резонатора последовательно с ним включается конденсатор емкостью 15 пФ.

Кроме тактирования микропроцессора ГТИ используется также как источник системных  тактовых сигналов CLK c ТТЛ-уровнями и током нагрузки до 15 мА. Сигнал SR предназначен для начальной установки системных модулей при включении питания. Его длительность определяется цепочкой R2C2 ( 300 мс). Перезапуск системы осуществляется кратковременной установкой логического нуля на входе RESIN (КР580ГФ24) с помощью кнопки ²Сброс².

Сигналы HLD, HLDA и WI микропроцессора используются в режиме прямого доступа к магистрали со стороны других активных модулей системы. В данной МП-системе такой режим не предусмотрен, поэтому сигналы HLD и WI схемно устанавливаются в логический 0.

Формирование сигналов шины управления осуществляется с использованием адресного регистра КР580ИР82. В него записывается слово состояния текущего машинного цикла, выставляемое на шину данных в первом машинном такте. Запись осуществляется по стробу F2ÇSYN. Управляющие сигналы RD, WR, CS I/O (перевод в активное состояние внешних устройств), CS RAM(ROM) (перевод в активное состояние схем памяти), INTA формируются из разрядов управляющего слова логическими ТТЛ-элементами.

Шина данных микропроцессора буферизуется шинным формирователем КР580ВА86 (без инверсии данных). Направление передачи через КР580ВА86 определяется уровнем сигнала на входе Т, подключенном к выводу TR микропроцессора. Состояние выходов шинного формирователя (активное, неактивное) определяется уровнем на входе OE.