Вопросы и задачи к экзамену по дисциплине "Теория дискретных устройств" (Особенности построения временных диаграмм работы комбинационных ДУ и ДУ с памятью. Синтез счетчиков с параллельным переносом)

ВОПРОСЫ

  1. Особенности построения временных диаграмм работы комбинационных ДУ и ДУ с памятью.

  2. Дискретные элементы: понятия и свойства, классификация. Дискретные устройства: понятие и способы описания.

  3. Реализация схем управления работой дискретных устройств (остановка/пуск, сброс/установка).

  4. Функции алгебры логики. Понятие базиса. Теорема Поста-Яблонского.

  5. Элементарные ФАЛ и их реализация.

  6. Способы задания ФАЛ: понятие и сравнительные характеристики.

  7. Построение h1-надежных асинхронных схем с памятью на h1-надежных элементах методом кодирования состояний по столбцам таблицы переходов.

  8. Алгебра логики. Понятие логической функции.

  9. Метод кодирования состояний по столбцам таблицы переходов. Основные понятия и методика синтеза.

  10. Базис. Минимальный базис. Теорема о полноте системы ФАЛ (свойства полной системы).

  11. Построение h1-надежных синхронных схем с памятью на h1-надежных элементах.

  12. Основные аксиомы и законы алгебры логики.

  13. Опасные отказы в комбинационных схемах. Влияние отказов на работу комбинационных схем. Задача синтеза безопасной комбинационной схемы.

  14. Канонические формы представления ФАЛ. Получение канонических форм различными способами (по картам Карно, по ТИ).

  15. Опасные отказы в комбинационных схемах. Понятие опасного отказа. Основной принцип построения схем железнодорожной автоматики, телемеханики и связи (ЖАТС).

  16. Канонические формы представления ФАЛ. Переход от ДНФ к СДНФ и от КНФ к СКНФ и наоборот.

  17. Методы резервирования дискретных устройств. Классификация и сравнение схем резервирования.

  18. Минимизация ФАЛ. Минимизация с использованием законов алгебры логики.

  19. Методы повышения надежности ДУ. Структурное резервирование: классификация методов.

  20. Минимизация ФАЛ. Минимизация при помощи карт Карно.

Проблемы повышения надежности ДУ. Характеристики надежности.

  21. Минимизация ФАЛ. Минимизация методом Квайна.

  22. Опасные состязания в комбинационных схемах. Способы исключения.

  23. Минимизация ФАЛ. Минимизация методом Квайна - Мак-Класки.

  24. Синхронные конечные автоматы. Особенности синтеза. Сравнение с асинхронными конечными автоматами.

  25. Минимизация не полностью заданных ФАЛ. Метод Квайна для не полностью заданных ФАЛ.

  26. Критические состязания элементов памяти. Способы исключения критических состязаний (показать на примере).

  27. Минимизация не полностью заданных ФАЛ. Метод Квайна - Мак-Класки для не полностью заданных ФАЛ.

  28. Состязания в комбинационных схемах. Опасные состязания в комбинационных схемах (показать на примере).

  29. Минимизация не полностью заданных ФАЛ.

  30. Состязания элементов памяти. Критические состязания элементов памяти и их исключения.

  31. Синтез ФАЛ в различных базисах. Реализация ФАЛ в базисе И-НЕ.

  32. Конечные автоматы. Графический метод синтеза. Этапы синтеза.

  33. Синтез ФАЛ в различных базисах. Реализация ФАЛ в базисе ИЛИ-НЕ.

  34. Конечные автоматы. Канонические уравнения автоматов и их получение.

  35. Преобразования базисов. Способы перехода от одного базиса к другому.

  36. Структурная теория автоматов. Этапы синтеза структурного автомата.

  37. Разложение булевых функций. Методы упрощения контактных схем.

  38. Конечные автоматы. Модели синхронных и асинхронных конечных автоматов.

  39. Шифраторы, дешифраторы, преобразователи кодов их общность и различия, реализации.

  40. Конечные автоматы. Классификация.

  41. Синтез логических устройств с несколькими выходами.

  42. Конечные автоматы. Описание и способы задания.

  43. Регистры. Последовательно-параллельные регистры: пример реализации и принцип действия.

  44. Регистры. Параллельно-последовательные регистры: пример реализации и принцип действия.

  45. Мультиплексоры и демультиплексоры. Понятие, структуры, способы синтеза.

  46. Регистры. Сдвигающие регистры: пример реализации и принцип действия.

  47. Синтез ФАЛ на мультиплексорах. Алгоритм синтеза ФАЛ на синхронных мультиплексорах.

  48. Регистры: назначение, классификация, области применения. Регистры памяти: пример реализации и принцип действия.

  49. Синтез ФАЛ на мультиплексорах. Алгоритм синтеза ФАЛ на асинхронных мультиплексорах.

  50. Функции алгебры логики. Понятие, способы задания. Канонические формы ФАЛ.

  51. Теорема о полноте системы ФАЛ. Формулировка, пояснения на примерах. Понятие базиса.

  52. Классификация устройств преобразования кодов (шифраторы, дешифраторы, преобразователи кодов). Преимущества и недостатки каждого по классификационным признакам.

  53. Триггеры: понятие, типы, классификация.

  54. Триггеры: структура, принципы построения, назначение.

  55. Сумматоры: понятие, классификация, принципы построения.

  56. Программируемые логические матрицы: понятие, структура, принципы функционирования и построения.

  57. Счетчики импульсов: понятие, классификация, принципы построения и функционирования.

  58. Системы счисления. Переход между различными системами счисления.

  59. Счетчики. Классификация. Синтез счетчиков с последовательным переносом.

  60. Счетчики. Классификация. Синтез счетчиков с параллельным переносом.

ЗАДАЧИ

  1. Построить шифратор для перевода цифр десятичного кода от 2 до 9 в код «3а+2» в базисе И-НЕ.

  2. Построить шифратор для перевода цифр десятичного кода от 3 до 9 в код «8421» в базисе И-НЕ.

  3. Построить шифратор для перевода цифр десятичного кода от 1 до 9 в код «7421» в базисе И-НЕ.

  4. Построить шифратор для перевода цифр десятичного кода от 1 до 8 в код «с избытком 3» в базисе И-НЕ.

  5. Построить шифратор для перевода цифр десятичного кода от 2 до 8 в код «2421» в базисе И-НЕ.