Макет стабилизатора был изготовлен на двусторонней печатной плате размерами 60x90 мм и толщиной 2 мм. С верхней стороны платы размещались "высокие" элементы — дроссели L1 и L2, трансформатор Т1, микросхема; с "нижней" стороны — фильтрующие конденсаторы, транзисторная сборка VT1, силовые элементы VT2 и VD2 фланцами наружу. Через 6 отверстий, расположенных равномерно по периметру платы, последняя притягивалась к алюминиевой плас-тине-теплоотводу таких же как и плата размеров и толщиной 3 мм. Получалась плоская конструкция толщиной 18 мм.
Для улучшения охлаждения стабилизатор во время работы устанавливается вертикально. В наладке стабилизатор не нуждается, если, конечно, качественно выполнен его монтаж. Точность выходного напряжения полностью определяется точностью номиналов резисторов R1, R2. Ток срабатывания защиты от перегрузок устанавливается на уровне 10,5...11 А подбором резистора R6.
К особенностям работы микросхемы DA1 относится тот факт, что последняя "не любит" работать при значениях коэффициента заполнения управляющих импульсов более 0,5, то есть при низких напряжениях питания. Это проявляется в том, что управляющие импульсы соседних периодов имеют разную, но постоянную при данном напряжении питания ширину. Фактически это означает, что "картинка" пульсаций выходного напряжения получит еще одну огибающую на частоте вдвое ниже частоты работы задающего генератора. Эту особенность можно устранить подключением между выводами 3 и 4 микросхемы RC-цепи с параметрами 0,1...2кОм, 1...10нФ. Однако поскольку частота этих "паразитных" колебаний высока, они практически не увеличивают амплитуду пульсаций выходного напряжения и никак не влияют на динамические свойства устройства в целом.
Высокий КПД стабилизатора напряжения (около 90%) — не предел. Если требования к потерям еще более высокие, стабилизатор можно построить по схеме, показанной на рис.2. Отличие от схемы рис.1, состоит в том, что для уменьшения потерь в диоде VD2 используется принцип синхронного выпрямления. Это значит, что во время паузы управляющего сигнала, когда должен проводить диод VD2 (для схемы рис.1), здесь включается транзистор VT3, выбранный также с малым сопротивлением открытого канала. В данном случае использовался транзистор той же фирмы IRF3205 с сопротивлением открытого канала 8 мОм. Тогда при максимальном токе нагрузки падение напряжения вместо имевших место 0,5 В уменьшится примерно до 100 мВ, что снизит суммарные потери мощности в этом узле в 5 раз — с 3 до 0,6 Вт! Это означает, что общий КПД увеличится еще примерно на 5%, т.е. до 95%!
Для реализации указанного режима работы буферный каскад на транзисторах VT1.1, VT1.2 видоизменен так, чтобы он мог вырабатывать два синхронных и синфазных управляющих сигнала, отделенных друг от друга во времени защитными промежутками длительностью 50...100 не. Это сделано для того чтобы исключить возможность одновременного нахождения транзисторов VT2, VT3 в открытом состоянии, так как в этом случае через них течет ток короткого замыкания. Указанная особенность работы каскада реализуется тем, что каждый из упомянутых выше транзисторов закрывается "активно", соответствующим открытым транзистором буфера VT1, а, значит, и форсированно, а открывается "пассивно", после заряда емкости "затвор-исток" через резистор R7.
Во время закрытого состояния обоих транзисторов ток дросселя L2 замыкается через диод VD2. Этот диод должен также иметь малое падение напряжения в открытом состоянии, чтобы не допустить открывания "паразитного" диода, находящегося на кристалле транзистора VT3 и шунтирующего его выводы стока и исто ка, так как время восстановления этого диода велико и нарушит алгоритм работы всего силового каскада. В остальном работа стабилизатора не отличается от описанной выше.
Уважаемый посетитель!
Чтобы распечатать файл, скачайте его (в формате Word).
Ссылка на скачивание - внизу страницы.