Информатика и выч. техника \ Цифровые и микропроцессорные устройства

Проектирование одного из блоков имитатора сигналов РНС, предназначенного для выполнения испытаний судовой приемоиндикаторной аппаратуры, страница 2

 


Следует подчеркнуть, что фазовое кодирование эффективно только при использовании  синхронных методов генерирования и приема сигналов.

В настоящее время в различных районах Мирового Океана эксплуатируется значительное число станций РНС «Лоран-С». Все они работают на одной частоте 100 кГц и используют одно и то же кодирование.


1. УТОЧНЕНИЕ ТЕХНИЧЕСКОГО ЗАДАНИЯ,
ПОСТРОЕНИЕ СТРУКТУРНОЙ СХЕМЫ

В задании на курсовой расчет требуется спроектировать один из блоков имитатора сигналов РНС, предназначенного для выполнения испытаний судовой приемоиндикаторной аппаратуры. См. рис. 3.

Рис. 3. Структурная схема оценочных испытаний РН аппаратуры.

Целью данной курсовой работы является разработка контроллера диагностики линий связи с ПК.

Пакеты управления, поступающие на контроллер с ПК,  имеют пятибайтовый формат. Каждый байт несет определенную информацию, и может принимать строго фиксированный набор значений. Эти значения приведены в таблице 1.

Таблица 1

Номер байта

информация

Значения

1

Код ASCII идентификатора в группе

F, D, N

2

Номер имитатора в группе

001…255

3

Номер дополнительной частоты

0…7

4

Управляющая информация для имитаторов типа D

0 (для F,N), 30…255

5

-

FFH

Задача – вести побайтовый подсчет ошибок в пакетах управления.

Примечание: стартовые (трехбайтовые) пакеты не тестируются.



РАЗРАБОТКА АППАРАТНОЙ ЧАСТИ КОНТРОЛЛЕРА

В соответствии с заданием контроллер должен работать с тактовой частотой 4 МГц, следовательно используется процессор i8085 АН-2, максимальная тактовая частота которого 5 МГц, процессор i8085 АН-1 не будет использоваться из-за большего тока потребления (Icc=135 мА для i8085 АН-2 и Icc=200 мА для i8085 АН-1). Нужная частота 4 МГц обеспечивается производителем путем подключения ко входам МП Х1 и Х2 генератора с частотой 8Мгц.

Процессор использует лишь один источник питания +5В и имеет ТТЛ-совместимые сигналы. Для реализации сигналов управляющей шины используется мультиплексор 1533КП11. Он формирует сигналы I/OR и I/OW, используя известные соотношения:

ОЗУ (или память типа RAM) выполнено на микросхеме 8185, ПЗУ (или память типа ROM) – на 8755. Поскольку все эти микросхемы из одного комплекта MCS 85, достигается полная взаимосовместимость по подключению и по уровню сигналов (не требуется дополнительный регистр – «защёлка»). Эти три микросхемы образуют основу контроллера.

Блок индикации выполнен по стандартной динамической схеме, за счет чего используется минимальное число дополнительных микросхем. А использование прерываний позволяет максимально уменьшить затраты машинных ресурсов на процесс индикации. В качестве регистров используется используются порты А, В и С микросхемы 8155. Расчет элементов блока индикации приведен далее.

В соответствии с требованиями технического задания, для ввода/вывода используется параллельный канал на внешних регистрах. Ввод осуществляется с квитированием по опросу. В состав схемы параллельного ввода-вывода включены два регистра 1533ИР22 и 1533ИР23 (через них проходят данные), два триггера 1533ТМ2 (для формирования сигналов заполнения входного и выходного буферов IBF и OBF, для принятия стробовых сигналов и сигналов, разрешающих ввод/вывод I/OR и I/OW), а также драйвер 1533АП5. В качестве селектора адреса использован демультиплексор 555ИД7[3].

В таблицах 2 и 3 приведены, соответственно, карта памяти и карта пространства ввода/вывода.

Формирование адресного пространства.

Адресное пространство делится на пространство памяти и пространство ввода/вывода.

Объём памяти RAM микросхемы Объем пространства памяти 64К – соответственно  по 32К занимают память ROM и RAM. Так как при обращении к пространству ввода/вывода младший байт адреса и старший одинаковы, то его объем равен 256 В. EPROM 2756 выбирается дизъюнкцией сигналов IO/M#, A15, RD#  (IO/M# v A15 v RD# =0, т.е. когда IO/M# = A15 = RD# = 0).Объем EPROM – 32К, следовательно адреса для обращения к ней полностью определены (0000Н-7FFFH). Память RAM выбирается конъюнкцией сигналов СЕ1 и СЕ2 (CS идет на землю). Объем RAM – 1К, поэтому ее адреса не полностью определены (8000H-83FFH, 8400H-87FFH, … , FC00H-FFFFH). Адреса в пространстве ввода/вывода распределяются демультиплексором 74HC238 (т.к. нужен DMX 1->8 с прямыми выходами). Выбор пространства ввода/вывода осуществляется включением схемы DMX конъюнкцией сигналов IO/M#, A15, A14 (IO/M# = 1, A15 = A14 = 0). Включение сигналов А15 и А14 позволяет избежать пересечения адресов устройств, соответственно уменьшается адресное пространство (используется  6 линий из 8) Для выбора устройств демультиплексором формируются сигналы CS0-CS6. Сигнал CS0 включает PCI 16550, сигналы CS1*RD-CS5*RD разрешает загрузку данных в регистры RG1-RG5, сигнал CS6 включает таймер. Адреса полностью определены только у PCI 16550. Пространство ввода/вывода составляет 56В.

Скачать файл