И тогда адрес, выставляемый на шину адреса, имеет структуру:
А |
Б |
где А – адрес ячейки в модуле, Б - номер модуля
Вопрос №4
CISC и RISC процессоры; основные особенности и характеристики. Конвейер команд в RISC процессорах; форматы команд; временная диаграмма работы конвейера; виды конфликтов и способы их разрешения.
RISC-процессор– это процессор с сокращенным набором команд, где используется только ограниченный набор простым команд форматов «регистр, регистр®регистр» и «регистр«память». В RISC-процессорах также в отличие от CISC-процессоров используется конвейерная обработка информации. Все это позволяет упростить аппаратурные средства процессора и благодаря этому получить возможность повысить его быстродействие.
CISC-процессор – процессор с полным набором команд, где команды имеют много разных форматов и требуют для своего представления различного числа ячеек памяти.
Конвейер команд в RISC-процессорах, конфликты и способы их разрешения
В RISC-конвейерах также могут возникать конфликты:
А) конфликты по данным возникают в случае несвоевременного запроса результата предыдущей операции. Пусть имеется многофункциональный конвейер RISC-архитектуры. Выполняются следующие команды:
Результат |
Операнды |
||
ADD |
R3 |
R1 |
R2 |
SUB |
R2 |
R1 |
R4 |
DIV |
R1 |
R4 |
R5 |
AND |
R5 |
R3 |
R6 |
XOR |
R4 |
R5 |
R3 |
Временная диаграмма работы конвейера:
Такты/ступени |
1 |
2 |
3 |
4 |
5 |
Выборка команды |
ADD |
SUB |
DIV |
AND |
XOR |
Выборка 1 операнда |
ADD обращ. к R1 |
SUB обращ. к R1 |
DIV обращ. к R4 |
AND обращ. к R3 |
|
Выборка 2 операнда |
ADD обращ. к R2 |
SUB обращ. к R4 |
DIV обращ. к R5 |
||
Выполнение команды |
ADD |
SUB |
|||
Сохранение результата |
ADD сохр. рез-та в R3 |
Уважаемый посетитель!
Чтобы распечатать файл, скачайте его (в формате Word).
Ссылка на скачивание - внизу страницы.