Формування часових інтервалів. Сторінкова організація пам'яті, страница 5

05                                                                                                                               

06                                                                                                                                                    5 4 3 2 1 0

07

08

09

0A                               Регістри                         До регістрів

0B                                 загального                                                      через АЛУ

0C                               призначення

0D

0E                                                                                                                               Від пам'яті програми

0F                                                                  Біти 6,5 FSR: Вибір банку

                                                                     (тількидляPIC16C57/CR57A/CR57B/C58A/CR58A/CR58B)

                                     00                          01                         10                         11

10

11                                               30                         50                         70

12

13

14

15

16

17                                                               Регістри загального призначення

18                                               (тільки для PIC16C57/CR57A/CR57B/C58A/CR58A/CR58B)

19

1A

1B

1C

1D

1E                                                  Банк 1 (***)       Банк 2 (***)        Банк 3 (***)

1F                                               3F                         5F                         7F

(*)     - Регістр фізично не існує

(**)   - Регістр 07h для PIC16C52/C54/C56 використовується як регістр загального призначення

(***) - Банк 0 доступний у всіх мікроконтролерах сімейства PIC16C5X. Банки 1, 2, 3 доступні тільки в PIC16C57/58.

Рис.3 Організація пам'яті даних

Таблиця 2.3

Опис спеціальних регістрів Р1С16С5Х

Адреса	Назва	Біт 7	Біт 6	Біт 5	Біт 4	БитЗ	Біт 2	Біт1	Біт 0	Значення по вклю- чению харчування	Значення по скиданню по MCLR і WDT
00h	INDF .	Використовується значення FSR для доступу до пам'яті даних (не фізичний регістр)								-- - -  -- - -	-- - -  -- - -
01h	TMRO	8-розрядний лічильник/таймер								хххх хххх	uuuu uuuu
02h	PCL	Молодші 8 розрядів лічильника команд PC								1111 1111	1111 1111
03h	STATUS	РА2	РА1	РАО	ТЕ	PD	Z	DC	З	0001 1xxx	000? ?uuu
04h	FSR	Регістр непрямої адресації								хххх хххх	uuuu uuuu
05h	PORTA	-	-	-	-	РАЗ	RA2	RA1	RA0	-- - -  хххх	-- - -  uuuu
06h	PORTB	RB7	RB6	RB5	RB4	RB3	RB2	RB1	RB0	хххх хххх	uuuu uuuu
07h	PORTC	RC7	RC6	RC5	RC4	RC3	RC2	RC1	RC0	хххх хххх	uuuu uuuu

Позначення:  x - не визначено,  u - не міняється,  — - отсутствует, читається як '0',

? - значення залежить від умов скидання.

Примітки:

1. Старші розряди лічильника команд безпосередньо не доступні. Звертання до старших биткам здійснюється через біти РА1, РАО (STATUS<6:5>).

2. Для PIC16C52/54/C54A/CR54/CR54A/CR54B/C56/CR56/C58A/CR58A/CR58B регістр 07h є регістром загального призначення.

3. Заштриховані фізично відсутні біти.

При безпосередній (прямої) адресації  (мал. ) вибір банку здійснюється за допомогою 2-х біт PR0 і RP1, що знаходяться в 5 і 6 розрядах регістра непрямої адресації (FSR/Pointer) відповідно. Вибір регістра в банку осушествляется за допомогою 5-ти розрядної адреси, що надходить в ОЗУ прямо з коду команди по виділеній для цих цілей окремій шині адреси, що зв'язує регістр команд і пам'ять даних.