Из таблицы видим, что переменные
значения имеют 4 младших разряда А4-А1; следовательно, kvar=4, а вся область, где находятся
ячейки памяти, содержимое которых подлежит исправлению, определяется старшими
разрядами А8-А1, =512. В соответствии с формулами:

и

находим Nдоп
А=24=16
Схема ПЗУ с внесенными
исправлениями содержимого основной БИС ППЗУ представлена на рисунке №1. С
помощью микросхемы DD1 по входу
выбора микросхемы Выбирается ПЗУ адресов исправляемых ячеек памяти DS2. при адресации к исправляемой ячейки
памяти сигналом с выхода Q5 DS2 осуществляется запрет работы
основной схемы ПЗУ DS1 и разрешается
работы схемы DS3, где хранится исправленное значение
кода.
Рисунок №1. Внесение изменений в содержимое ПЗУ
|
|
