|
43. D-триггеры
D-тр наз-ют триг-ом задержки и с-л на его вых. при перекл. получ. то знач, кот. было на Dвходе. Этот тр. предн. для зад-ки с-ла.На эл-ах D1 и D2 постр. схема управления, а на D3, D4 – асинхр. RS-триг. На D-вх под-ся инфосигнал, а на С-вх синхросигнал.При этом на D2 на 2-ой вх под-ся сигнал с вых D1 ч/з цепь обратной связи.D-триг бывают однотактные и двухтактные.Сигнал на вых. Появл-ся в тот же моент,когда сигн имеется на вх триг-а. Двухтактный D-триг сост и з 2-ух триг.При подаче сигн на С и D вх.. срабатывает сначала 1-ый триг,а затем второй. Предп. Под-ся сигн. На D-вх «0», а на С-«1».На D1 под-ся «0»,D1 закр-ся и на вых форм-ся «1». Эта «1» ч/з цепьобратной связи под-ся на 2-ой вх.D2 откр-ся и на его вых форм-ся «0»,по действ кот D4 закр-ся и на инверсном вых форм-ся «1»,кот по цепи обр связи перед-ся на 2-ой вх D3.D3 откр-ся и на ег вых форм-ся «0». Двухтактовый D-триг .
1-ый триг-ведущий,или М-триг;2-ой триг.-ведомый ,или S-триг Предпол,при подаче на 1-ый триг сигн он переключ-ся,а т.к. на 2-ой вх С-сигн прих ч/з элем ИЛИ-НЕ то на вх элем отсутств синхросигнал и 2-рй триг закр-ся и на него не под-ся информация.Если же на С-вх не под-ся вх сигнал,то 1-ый триг закр-ся.В это же время орокидывается 2-ой триг.м на вых происх смена инф.У данного триг опрокидываение происходит в 2 этапа |
44. Т-триггеры Триггером Т-типа наз-ют лог. устр-во с двумя уст-ми сост-ми и одним входом Т, кот. ост-ся в исх. сост-ии при Т=0 и инвертирует своё исходное сост-е при Т=1
На вх.пол-ся Т-сигн ,кот наз-ся счётным,сигнал а на С-вх под-ся с инверт вых ч/з ЛЗ2,на 2-ой вх D1. А сигн. с вых D3 ч/з ЛЗ перед-ся на R-вх D2.Срабатывани триг происхпо заднему фронту Т-триг, что объян-ся ЛЗ.Триг всегда переключ-ся при наличии очередного сигнала на Т-вх.На практике Т-триг обычно делаю на базе D-триг по рис б. 45.J-K триггеры Особ-ю созд-я J-K тр-ра явл-ся то, что исп-ся логич. эл-ты, имеющие 3 входа. J вход уст-ет триг. в единич. сост-е, а с-л на К входе уст-ет тригер в «0» сост-е.Это осущ-ся когда на дан входы и синхровх под-ся высокий потенциал. Обычно исп-ся синхр. J-K тригеры. Особ-ю явл-ся то, что он не имеет запрещ. комбинаций.Строится на базе RS-триг,D-триг.(если на вх под-ся сигнал с задержкой),Т-триг(когда на синхровх под-ся импульсы,кот надо считать).Этот триг явл-ся осн элем для слзд сложн цифр.устро-в.
|
45. Параметры триггеров: 1)коэф объединения по входу m 2)коэф разветвления по вых. N 3)значение
логических уровнея 4)знавение вх и вых токов 5)максимальная частота переключения
ƒ 6)рабочая частота переключения
ƒ 7)минимальная длительность входного сигнала
t k-кол-во элементов в цепи от вх инофрм и такт сигнала до кго вых. 39Параметры логических элементов Все лог. эл-ты опис-ся след. пар-рами: 1)Реализуемая ф-я: И-НЕ, ИЛИ-НЕ 2)Коэф. объед. пы входу (m): пок-ет, сколько лог. с-лов м. подать на вх. схемы. Обычно коэф. m не >8 3)Коэф. разветвления по вых (n): пок-ет сколько же однотипных схем м. подсоед-ть к вых. 1-го ЛЭ. 4)Быстродействие: опр-ся временем прохожд. с-ла ч/з 1 микр-му. Бывают: -свербыстрод-е (tзад<5нс); -быстрод-е(5нс<tзад<10нс); -среднего быстр-я (10нс<tзад<100нс); - низкого быстр-я (tзад>100нс) 5) Потребляемая мощность: бывают: -мощные (25мкВт<Рпот<200-250мкВт); -средней (3мкВт<Рпот<25мкВт) -маломощные (0,3мкВт<Рпот<3мкВт) -микромощные (0,1мкВт<Рпот<0,3мкВт) -нановатные (Рпот<1мкВт) Потр. мощность зав-т от ИП. 6) Помехоуст-ть – мин. с-л, кот. м.б. подан на вход лог. эл-та и при самых неблагопр. усл-ях приводит к ложному сраб-ю схемы. Бывают: -статические: когда с-л помехи превышает длит-ть полезного с-ла -динамические: когда послед. перех. процессов знач. меньше перех. процессов при подаче лог. с-лов. По помехоуст-ти бывают: -низкой пом-ти: Uпом от 0,2 до 0,4В -средней пом-ти: Uпом от 0,4 до 0,8В -высокой пом-ти: Uпом>0,8В |
38.Логика на полевых транзисторах (ПТЛ) Лог. эл-ты на ПТ явл-ся наиболее перспект., т.к. для их произ-ва треб-ся только ПТ. Различ. 2 типа логич. эл-ов на ПТ: - на ПТ обогащ. типа (т-ры с изол. З и индуц. каналом); -исп-е комплемент.-х пар ПТ (КМОП логика). Достоинством ПТЛ явл-ся: 1)Большая помехоуст-ть 2)Большой диап-н пит-х напряж-й, относит. малая мощность потребл. (особ. в КМОП лог) Логика на ПТ вып-ет логич. операции И-НЕ, ИЛИ-НЕ:
В лог. схемах VT1 явл-ся нагруз. тр-ром и пот-л, подав. на затвор=ИП и нагр. тр-р VT1 всегда открыт. Тр-ры VT2,VT3 явл-ся клч-ми и для вып-я операции ИЛИ-НЕ ключ. тр-ры включ ||. Для вып-я лог опер. И-НЕ все ключ. и нагр. тр-р включ. послед. и с-л на вых. схемы будет тогда когда одновр. на всех входах будут действ-ть одинак с-лы. Недостатки этой схемы: 1)Относит. высокий пот-л лог. 0 2) Большое потребление энергии. КМОП-логика
Особ-ю КМОП-логики явл-ся: для выч-я логич. опер. ИЛИ-НЕ ключ. тр-ры VT3,VT4 включ. ||, а нагр. тр-ры VT1, VT2 послед. При этом упр-е вх. логич. с-ми нагр. и ключ. тр-ров противоположны. Для вып-я лог. операции И-НЕ ключ. тр-ры включ. послед., а нагр. тр-ры ||. При этом упр-е ключ. и нагр. тр-ров противофазно и упр-е происх-т логич. с-ми, подав. на входы. При этом с-л на вых. будет только тогда, когда на всех лог входах одновр. действует одинак. по уровню с-л Особ-ю КМОП логики явл-ся то, что она практ. не потр-ет мощность от ИП, а только потребляет её в режиме переключения. |
36. Эмиттерно-связання логика (ЭСЛ) Особ-ю ЭСЛ явл-ся то, что в них исп-ся не электрон. ключи, а переключат. тока. Переключ. тока имеют такую же принцип. схему, как и диф. каскады, только на один из входов под-ся опорное напряж-е и связь переключ. тока одного плеча и второго осущ-ся за счёт эмит-й связи, т.е. рез-ра, включ. в эмит-ю цепь переключателя. Схема имеет след. вид:
Перекл. тока собр. на VT3, VT4. Вх. с-лы под-ся в цепь Б тр-ра VT1, VT3. Для созд-я пути протекания обр. тока в цепи Б включ. р-ры Rб (50-240Ом). Опорн-е напряж-е на перекл. тока (VT4) созд-ся с пом. термостаб. цепочки VT5,R5, VD1,VD2,R6. Для повыш-я быстрод. в окон. каск-х исп. эмит. повтор-ли, собр. на VT6, VT7. Также для повыш. помехоуст-ти + ИП Э повт-й заземл-ся, а в цепь Э под-ся напр-е от доп-го напр-я смещ-я. Предп, что на 1 или все 3 вх. подан неб вх. с-л –лог 0. Это приводит к тому, что 1 или все тр-ры под действ. вх. с-ла откр-ся. За счёт пад-я напр-я на р-ре Rэ VT4 закр-ся. 35. Транзисторно-транзисторная логика с барьером Шотки (ТТЛШ) Для повыш-я быстрод-я исп-ют ТТЛШ. В данной схеме диоды пред-
помех хода лог. эл-та, при этом диоды включ. в обратном напр-ии как для лог 0, так и для лог1. На VT3 собран генера- тор тока для того, чтобы пол-ть передат. хар-ку блише к прямоуг форме. На базе VT4, VT5 собран составной тр-р для повышения тока вых. цепи инвертора. При этом VT5 обычный, а не с барьером Ш, ибо в сост. тр-ре быстрод-е опр-ся VT4, а ост. эл-ты инвертора вып-ют ту же ф-ю, что и обычный тр-р ТТЛ. За счёт того, что тр-ры раб-ют на гране акт. режима и режима насыщ-я, быстрод-е схемы сост-ет 5-10 нанасек. |
Уважаемый посетитель!
Чтобы распечатать файл, скачайте его (в формате Word).
Ссылка на скачивание - внизу страницы.
Линии задержки предназнач.
для чёткой раб .тр, потому что любые лог. эл-ты обл-ют быстр-ем и ЛЗ зад-ет
с-л практич. на время сраб-я микросхемы так, что обеспеч-ся беспер-я раб
Т-триг.
U
,U
=
ƒ
=
назнач. для защиты
от