Описание МС AD9874, страница 6

3) Decimation filter – фильтр выборок. Структурная схема этого блока показана на рисунке 2.10.

Рис. 2.10 Структурная схема фильтра выборок

Фильтр выборок содержит комплексный смеситель на частоту f_CLK/8 и каскадно включенные три фильтра: DEC1, DEC2 и DEC3. DEC1 реализует фактор выборки 12. DEC2 реализует фактор выборки (М+1). DEC3 реализует фактор выборки 4 или 5 в зависимости от параметра K. Таким образом, общий коэффициент выборки фильтра может быть 60*(М+1) или 48*(М+1) в зависимости от значения К равном 0 или 1 соответственно. Изменение полосы пропускания фильтра при K=0 находится в пределах ±1.2 дБ, а при K=1 - в пределах ±0.9 дБ. Примеры частотных откликов фильтра при разных условиях работы показана на рисунке 2.11.

а)                                                                   б)

Рис. 2.11 Частотный отклик фильтра при разных условиях работы
а) f_CLK=18 МГц, К_в=900; б) f_CLK=26 МГц, К_в=48

Скорость выходных данных равна частоте часов (f_CLK), поделенной на соответствующий коэффициент выборок фильтра. Для того, чтобы интересующий диапазон сигнала прошел через фильтр, необходимо, чтобы его выходная частота была больше или равна максимальной частоте полосы пропускания.

Регистры SPI-порта, ассоциированные с фильтром выборок, перечислены в таблице 2.5.

Таблица 2.5 Регистры SPI-порта, ассоциированные с фильтром выборок

Адрес (16-ричная система счисления)	Занимаемые биты	Количество бит	Значение по умолчанию	Мнемоническое обозначение
0x07	(4)	1	0	K
0x07	(3:0)	4	0х38h	M

4) AGC (Automatic Gain Control) – блок автоматического выбора величины увеличения сигнала. При его рассмотрении необходимо рассмотреть и еще два не отмеченных на общей схеме блока – VGA (Variable Gain Amplifier – усилитель с переменным коэффициентом передачи) и DVGA (“Digital VGA” – устройство масштабировки выходных данных с фильтра выборок). Функциональная схема AGC совместно с VGA приведена на рисунке 2.12.

Рис. 2.12 Функциональная схема AGC и VGA

Применение VGA способно расширить динамический диапазон МС AD9874 на 12 дБ, также как и применение DVGA (см. рис. 2.13).

• VGA – разрешается установкой поля AGCR в нуль. В этом режиме усиление VGA корректируется путем записи в 16-битный AGC-регистр. Максимально возможным значением частоты обновления AGC-регистра через SPI-порт является частота f_CLK/240. В этом этом регистре старший бит отвечает за активацию аттенюатора на 16 дБ в LNA. Это обеспечивает возможность МС AD9874 обрабатывать сигналы большого уровня вне пределов VGA,  предотвращая перегрузку ADC. Младшие 15 бит указывают величину ослабления сигнала, от 0 до 12 дБ. Величина ослабления выбирается автоматически или вручную. Величина масштабировки для VGA устанавливается 8-битным DAC (Digital-to-Analog Converter – цифро-аналоговым преобразователем), который обеспечивает появление управляющего сигнала на контакте GCP.