Разработка вычислительного устройства, состоящего из операционного и управляющего автомата, страница 6

4.2. Управляющий автомат с регулярной адресацией

Функциональная схема управляющего автомата построена на основе описания алгоритма в закодированной форме и реализует собой управляющий автомат с регулярной адресацией.

В этой схеме при разветвлении процесса вычислений один из альтернативных адресов всегда на единицу больше, чем текущий, второй адрес – произвольный.

Элементом, «вычисляющим» адрес, является счётчик, управляемый сигналом, являющимся входным для УА.

В зависимости от значения входного сигнала счётчик либо прибавляет единицу к значению, которое хранилось в счётчике и являлось текущим адресом, либо загружается значением адреса из управляющей памяти.

Элемент М2 позволяет инвертировать значение входного сигнала, что облегчает распределение микроинструкций по ячейкам памяти.

На вход УА подаются сигналы Pi от ОА и соответствующие логическим блокам алгоритма работы устройства.

С выхода УА снимаются микроинструкции, управляющие работой ОА, которые хранятся в ПЗУ (ROM) управляющего автомата. Кроме микроинструкций, в ПЗУ, содержится адресная часть, которая позволяет в следующем такте работы выбрать новый адрес управляющей памяти.

4.2.2. Режимы работы элементов УА

1.  Мультиплексор осуществляет выбор входного сигнала, поступившего от ОА, на который указывает текущее значение адреса, хранящегося в ПЗУ.

2.  Сумматор по модулю два позволяет инвертировать значение входного сигнала, что облегчает подстройку УА под конкретные схемотехнические решения в зависимости от того, единица или ноль соответствуют истинному или ложному выходу условных логических блоков ОА.

3.  Счётчик при поступлении на вход W нуля производит загрузку адреса микроинструкции на вход S’, а при подаче на W единицы – осуществляет инкрементацию адреса, хранящегося внутри, на +1.

4.2.3. Таблица управляющих сигналов

·  Таблица управляющих сигналов показывает какие управляющие сигналы необходимо подавать на соответствующие элементы вычислителя в зависимости от текущего шага алгоритма.

	Ri	ro	RGA		RGB		CT1		CT2		MX	SM	RGSM		CTSM
			Y1	Y2	Y4	Y5	Y8	Y3	Y7	Y6	Y9	Y9	Y10	Y11	Y12	Y13	Y14
M01	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
M1	1	0	1	1	*	*	*	1	*	*	*	*	*	*	*	*	*
M2	1	0	0	0	1	1	*	0	*	1	*	*	*	*	*	*	*
M02	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
M3	0	0	0	1	0	0	*	0	1	0	*	*	*	*	*	*	*
M03	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
M4	0	0	0	0	0	1	1	0	0	0	*	*	*	*	*	*	*
M5	0	0	0	0	0	0	0	0	0	0	0	*	1	1	1	*	*
M6	0	0	0	0	0	0	0	0	0	0	*	*	0	0	0	*	1
M7	0	0	0	0	0	0	0	0	0	0	1	1	1	1	1	*	*
M04	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
M8	0	0	0	0	0	0	0	0	0	0	*	*	0	1	0	1	*
M9	0	0	0	0	0	0	0	0	0	0	*	*	1	0	0	*	1
M05	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
m06	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
m10	0	1	0	0	0	0	0	0	0	0	*	*	0	0	0	*	*