Разработка решающего устройства на жесткой логике, страница 2

1.1.Составление структурной схемы операционного устройства.

            В соответствии с описанными во введении процессами для выполнения операций умножения и возведения в квадрат необходимо в операционном устройстве иметь регистры Rg1, Rg2, Rg3, сумматор SM1 (для сложения содержимого регистров Rg1 и Rg3),счетчик СТ, устройство сложения по mod2, инвертор, два мультиплексора MUX1 и MUX2, сумматор SM2 для сложения содержимого регистра Rg3 и выражения на выходе сумматора по mod2 . На рис.1.1.1 показана структурная схема операционного устройства. В регистре Rg3 предусмотрены микрооперации обнуления и параллельной загрузки, в регистре Rg2 – сдвига влево и параллельной загрузки. Регистры управляются по входам синхронизации управляющими сигналами y2,у7 и y5,у1 соответственно. В данной схеме операция  возведения в квадрат заменена суммированием:

Число С прибавляется С раз. Соответственно число В должно быть сдвинуто на один разряд влево, что эквивалентно умножению на 2. Сумматор SM производит суммирование чисел, поступающих с выходов Rg1 и Rg3. В счетчик СТ первоначально загружается число С. Под действием управляющего сигнала y6 микрооперация вычитания единицы из содержимого счетчика. при наличии на мультиплексорах MUX1 и MUX2 разрешающих сигналов y3 и y4. Сумматор SM2 производит суммирование чисел, поступающих с выходов Rg3 и сумматора по mod2. Результат выполненной в сумматоре операции при наличии управляющего сигнала y5 загружается в регистр Rg2. В операционном устройстве формируется осведомительный сигнал х2 – результат проверки на нуль содержимого счетчика.

Рис.1.1.1 – Структурная схема операционного устройства

1.2. Выбор элементной базы и построение функциональной схемы.

            Для функционального исполнения построенной в предыдущем параграфе cтруктурной схемы выбраны следующие элементы:

три реверсивных регистра HD74LS167 (t_зад10=18нс, t_зад01=18нс)

счетчик DM54S163J (t_зад10=15нс, t_зад01=15нс)

два сумматора DM54LS83AW (t_зад10=24нс, t_зад01=24нс)

два мультиплексора 54S153DM (t_зад10=12нс, t_зад01=12нс)

инвертор на 4 входа 54S05DM (t_зад10=7нс, t_зад01=7,5нс)

4 сумматора по mod2 К531ЛП5П (t_зад10=10нс, t_зад01=10,5нс)

Ниже приведена таблица режимов работы регистра HD74LS167

Табл.1.2.1 - Таблица режимов работы регистра HD74LS167

М1	М0	Режим
0	0	хранение
0	1	сдвиг влево
1	0	сдвиг вправо
1	1	загрузка

Как видно из таблицы 1.2.1 для реализации режима сдвига влево необходимо на входы М0 и М1 подавать 1 и 0, для реализации режима загрузки на оба входа подается логическая единица. Т.е. на  регистр Rg1 подаются 1, на вход М1 регистра Rg2 – управляющий сигнал y5. Для обнуления регистра Rg3 на вход R подается управляющий сигнал y7.Счетчик уменьшает свое содержимое на  единицу при поступлении на вход CD перепада фронта. При этом на входах L и CU должен поддерживаться высокий уровень, на входе сброса в ноль R – низкий.

Табл.1.2.1 - Таблица режимов работы сумматора DM54LS83AW

Ai	Bi	C0	Si	C4
0	0	0	0	0
0	1	0	1	0
1	0	0	1	0
1	1	0	0	1
0	0	1	1	0
0	1	1	1	0
1	0	1	0	1
1	1	1	1	1

Табл.1.2.1 - Таблица режимов работы счетчика DM54S163J