Система ILLIACIV. Цель проекта ILLIAC IV

6.4. Система ILLIACIV

Система ILLIAC IV, разработанная Иллинойским универси­тетом и изготовленная в одном экземпляре фирмой Burrouglis, является матричной сверхвысокопроизводительной системой. Она классифицируется как ОКМДС/Вс, т. е. так же как и ГЕРЕ, за исключением того, что степень связанности ее процессорных

элементов является высокой (Вс) вследствие наличия непосред­ственных связей  между  соседними элементами  матрицы ILLIAC IV.

Работы над системой были начаты в 1967 г. В конце 1971 г. система с одной матрицей (одним квадрантом) процессорных эле­ментов была изготовлена и в начале 1972 г. установлена в Эй-мском научно-исследовательском центре NASA (шт. Калифор­ния). Наладка системы продолжалась в течение примерно года, после чего проводилась опытная эксплуатация системы. В нача­ле 1974 г. ILLIAC I'V была введена в режим эксплуатации, од­нако, работы по ее доводке продолжались еще в 1974—75 гг.

ILLIAC IV — наиболее мощная система в ряду реализован­ных разработок вычислительных систем Иллинойского универ­ситета. Первая система ILLIAC I на электронных лампах, соз­данная в 1952 г., выполняла 11 тыс. арифметических операций в секунду. Система ILLIAC II на транзисторах и диодах, соз­данная в 1963 г. [558], могла выполнять до 500 тыс. операции в секунду и имела фактически обычную структуру. Система ILLIAC III (с», п. 6.1), начавшая работать в 1966 г., является специализированной. Она осуществляет неарифметическую об­работку изображений и поэтому ее быстродействие нельзя не­посредственно сравнивать с быстродействием указанных выш& систем. Система ILLIAC IV основана на концепции системы SOLOMON (см. 6.1), прототип которой был изготовлен фирмой-Westinghouse Electric в начале 1960-х годов. В ILLIAC IV одна, последовательность команд программы управляет работой мно- . жества из 64 процессорных элементов (ПЭ), одновременно вы­полняющих одну и ту же операцию над данными, которые мо­гут быть и обычно являются различными и хранятся в оператив­ной памяти каждого ПЭ. ILLIAC IV способна выполнять от 100 до. 200 млн. операций в секунду и отличается от своих:

предшественниц и других систем построением структуры [1174].

Целью проекта ILLIAC IV было создание матричной систе­мы производительностью порядка одного миллиарда операций в секунду. Для достижения такой производительности система по-проекту должна была содержать 256 ПЭ, работающих под об­щим управлением и сгруппированных в четыре квадранта (мат­рицы) по 64 ПЭ в каждом. В каждом квадранте предусматрива­лось собственное устройство управления, причем предусматри­валась возможность оперативного объединения квадрантов в два квадранта по 128 ПЭ в каждом или в один квадрант из 256 ПЭ. В ходе выполнения работ из-за, в основном, сложности изготов­ления, в проект были внесены существенные изменения, что-повлекло за собой увеличение стоимости и сроков изготовления системы и, в конечном счете, к ограничению системы до одного квадранта с общим быстродействием до 200 млн. операций в се­кунду [36, 45]. Далее рассматривается система с одним квадран­том [45, 1174].

Система ILLIAC IV содержит центральную часть и подси­стему ввода-вывода (рис. 6.6). Центральная часть системы содер­жит устройство управления (УУ) и матрицу из 64 ПЭ. УУ представляет собой фактически простую вычислительную ма­шину небольшой производительности и может выполнять опе­рации над скалярами одновременно с выполнением матрицей ПЭ операций над векторами, однако, все команды исходят от УУ. УУ посылает команды в независимые ПЭ и передает адреса в их индивидуальные устройства оперативной памяти (ОП), при атом все арифметико-логические устройства (АУ) каждого ПЭ одновременно и синхронно выполняют одну операцию за другой :над операндами в виде векторов. Подсистема ввода-вывода вклю­чает в свой состав управляющую машину В 6500, устройство управления вводом-выводом, файловые диски, буферную память и коммутатор ввода-вывода. Операционная система, ассемблеры и трансляторы размещаются в памяти В 6500.

УУ системы содержит буфер данных в составе 64 64-разряд­ных регистров на интегральных схемах, 4 64-разрядных накап­ливающих регистра и простое арифметико-логическое устройст­во. Буфер данных можно использовать как сверхоперативную память, а накапливающие регистры — как накапливающие сум--маторы для выполнения целочисленного сложения, сдвига, ло­гических операций, а также для хранения информации управле­ния циклами (нижняя граница, приращение и верхняя граница

цикла). 'Кроме этого, накапливающие регистры можно исполь-аовать в качестве регистров переадресации для модификации обращений в рамках ОП ПЭ. Таким образом, УУ системы вы­полняет собственно функции управления и функции скалярной обработки, причем управление системой осуществляется с опе­режающим просмотром команд.

Каждый* ПЭ имеет достаточно сложное арифметико-логиче­ское усгройство с полным набором арифметических и логических схем и собственную ОП емкостью 2048 64-разрядных слов с временем обращения не более 350 нсек. В системе используют­ся 64-разрядные слова, причем числовые данные могут иметь следующие форматы: 64 разряда для чисел с плавающей запя­той; 64 разряда для логических данных; 48 разрядов для чисел с фиксированной запятой; 32 разряда для чисел с плавающей за­пятой; 24 разряда для чисел с плавающей запятой и 8 разрядов для данных с фиксированной запятой (символьная информация).