Разработка микропроцессорной системы на базе микропроцессора I-8085A, содержащую: 2 кБ ROM памяти, 2 кБ RAM памяти, периферийные БИС I-8255A (параллельный интерфейс) и I-8279 (контроллер клавиатуры и дисплея), страница 2

№

Обозначение

Тип

Функциональное назначение

21-28

A8-A15

Выход

Шина адреса: Восемь старших бит для адреса памяти и 8бит адреса порта УВВ, находятся в третьем состоянии, когда идет ПДП, процессор получил команду halt или сигнал RESET.

12-19

AD0-AD7

Вход\Выход

Мультиплексированная шина адреса\данных: младшие 8 бит адреса памяти или адрес устройства порта УВВ, появляются на шине в течение первого такта машинного цикла. В остальное время шина данных. Аналогично переходят в третье состояние.

30

ALE

Выход

Строб записи младшей части адреса: сигнал высокого уровня появляется в течении первого такта машинного цикла и разрешает запоминание младшей части адреса. Срез сигнала гарантирует достоверность адреса и выдержку временных соотношений. Никогда не переходит в третье состояние.

29,33, 34

S0, S1, IO/~M

Выходы

Тип машинного цикла: определяют тип машинного цикла

Сигналы S1 и S0 устанавливаются в начале машинного цикла и не изменяются в его течение.

№

Обозначение

Тип

Функциональное назначение

32

~RD

Выход

Разрешение чтения: низкий уровень сигнала  разрешает чтение из памяти или УВВ, переходит в третье состояние при ПДП, получении команды halt и сигнале RESET

31

~WR

Выход

Разрешение записи: низкий уровень сигнала  разрешает запись в памяти или УВВ, переходит в третье состояние при ПДП, получении команды halt и сигнале RESET

35

READY

Вход

Готовность устройства: высокий уровень сигнала говорит о том, что память или периферия готова передать или принять данные. Если  уровень сигнала низкий, то процессор ждет целое число тактов, пока устройство не будет готово.

39

HOLD

Вход

Запрос ПДП: Указывает, что другое устройство запрашивает использование шин адреса и данных. После получения запроса процессора отключается от шин по окончанию текущей передачи данных по шинам, при этом внутренние вычисления продолжаются, процессор подключится к шине только после того, как исчезнет сигнал HOLD.

38

HLDA

Выход

Подтверждение ПДП: высокий уровень сигнала говорит о том, что процессор получил запрос, и отключится от шин в следующем такте.

10

INTR

Вход

Запрос прерывания: запрос прерывания, проверка запроса происходит только после выполнения последнего такта инструкции и во время, когда процессор находится в режиме ПДП, или остановлен командой halt. Запрос может быть замаскирован программно.

11

~INTA

Выход

Подтверждение прерывания: подтверждение прерывания после получения сигнала INTR.