Структура коммуникационного процессорного модуля, страница 7

Все SDMA-каналы имеют одно значение ID приоритета, которое устанавливается пользователем, в регистре конфигурации SDMA-канала (SDSR) (рис.5) и которое позволяет SDMA-каналам соперничать за право передачи по внутренней шине данных с другими источниками внутренних и внешних запросов на арбитраж. Биты RAID устанавливают уровень приоритета запросов SDMA-каналов по доступу к внутренней шине среди других внутренних источников запросов (табл. 2.8). Арбитраж запросов от внутренних источников выполняет RISC-контроллер. Обычно устанавливается значение 5 (01).

Таблица 2.8. Назначение битов RAID

Зн-ние битов RAID	Уровень приоритета доступа SDMA-каналов к внутренней шине
00	6
01	5
10	2
11	1

.

Все SDMA-каналы имеют общий регистр конфигурации SDCR. Изменение параметров в этом регистре рекомендуется производить при выключенном коммуникационном контролере.

2.1.3. Двухпортовая память (Dual-portRAM).

Обмен информацией между центральным процессором (CPU) и коммуникационным процессором (CP или CPM) может осуществляться через двухпортовую память. Двухпортовая память включена между внутренней шиной центрального процессора и периферийной шиной RISC-процессора. В контроллере МРС860 владельцем внутренней шины может быть одно из двух устройств: или центральный процессор или SDMA-каналы. При доступе любого из владельцев внутренней шины источников к двухпортовой памяти обращение выполняется, как к стандартной памяти с использованием линии адреса и данных внутренней шины IMB контролера. При этом цикл доступа к памяти составляет 2 периода тактовой частоты (2 такта шины), доступ от  RISC-контроллера требует 1 такт шины. При одновременном доступе к двухпортовой памяти центрального процессора и RISC-контроллера, доступ RISC-контроллера задерживается на 1 такт.

Приоритеты обработки запросов по доступу к двухпортовой памяти от блоков коммуникационного процессора распределены следующим образом:

1.  Выполнение команды RESET или при системном сбросе (наивысший приоритет).

2.  Обращение от RISC-ядра.

3.  обработка ошибки при передаче в режиме SDMA.

4.  Обращение от DRAM-контроллера.

5.  Выполнение команда от CPU, включая команды управления DSP-составляющей.

6.  Эмуляция IDMA-канала (если приоритет  IDMA-запроса выше, чем у запроса SCC-канала). Настраивается при программировании регистра конфигурации RISC-контроллера.

7.  Прием данных от SCC1-канала.

8.  Передача данных по SCC1-каналу.

9.  Прием данных от SCC2-канала.

10. Передача данных по SCC2-каналу.

11. Эмуляция IDMA-канала (если приоритет  IDMA-запроса ниже, чем у запроса SCC-канала). Настраивается при программировании регистра конфигурации RISC-контроллера.

12. Прием данных от SCC3-канала.

13. Передача данных по SCC3-каналу.

14. Прием данных от SCC4-канала.

15. Передача данных по SCC4-каналу.

16. Прием данных от SMC1-канала.

17. Передача данных по SMC1-каналу.

18. Прием данных от SMC2-канала.

19. Передача данных по SMC2-каналу.

20. Прием данных от канала SCP (SPI).

21. Передача данных по каналу SCP (SPI).

22. Прием данных от I²C -канала.

23. Передача данных по I²C -каналу.

24. Прием данных от PIP –порта.

25. Передача данных через PIP –порт.

26. Обработка запросов к таблице RISC-таймеров.

27. Эмуляция IDMA-канала (если  IDMA-запрос имеет самый низший приоритет). Настраивается при программировании регистра конфигурации RISC-контроллера.

Двухпортовая память состоит из двух основных частей: памяти параметров каналов  (parameter RAM) и памяти системных переменных (system RAM). Двухпортовая память решает следующие основные задачи:

1.  Хранение параметров канала передачи данных в разделе параметров (parameter RAM).