Логический элемент «И-НЕ» (ТТЛ). Исследование комбинационных логических схем

МИНИСТЕРСТВО ОБРАЗОВАНИЯ РОССИЙСКОЙ ФЕДЕРАЦИИ

Государственное образовательное учреждение

ВПО «Уральский государственный технический университет – УПИ»

Кафедра «Радиоэлектронные и телекоммуникационные системы»

Логический элемент «И-НЕ» (ТТЛ)

Исследование комбинационных логических схем

Лабораторная работа № 1

Ф.И.О.

Преподаватель                                                                      Маевская          Е. А.

Студент                                                                                    Емельянов        А. Ю.

Группа р 35071

Екатеринбург  2007

Цель работы

Ознакомиться с аппаратурой, входящей в лабораторную установку, изучить лабораторный стенд и его возможности. Определить среднее время запаздывания схемы «И-НЕ». Экспериментально исследовать комбинационные логические схемы (КЛС). Оценить быстродействие КЛС.

1.  Определение среднего времени запаздывания в ТТЛ-схемах

Схема для определения среднего времени запаздывания (4 элемента И-НЕ):

&

&

&

&

СТ20

Половина периода сигнала на выходе счетчика:

Схема с 6-ю элементами И-НЕ:

&

Половина периода сигнала на выходе счетчика:

Среднее время запаздывания одного элемента:

2.  Формирование наборов двоичных переменных

S

X0

S

X1

Схема двоичного счетчика:

 

3.  Исследование схемы «исключающее ИЛИ»

X0

&

Схема суммирования по модулю 2 двух переменных:

 

Для генерации входных сигналов использован двоичный счетчик.

Таблица истинности:

x0	x1	y
0	0	0
0	1	1
1	0	1
1	1	0

Для оценки быстродействия схемы собран рециркуляционный генератор – выход схемы соединен с одним из входов.

Половина периода колебаний на выходе генератора:

Т/2 = 0,575 мкс

Среднее время переключения:

τ_{перекл ср} = (Т/2)/20 = 29 нс

4.  Исследование логики работы дешифратора.

Схема дешифратора 2 х 4:

 

Для генерации входных сигналов использован двоичный счетчик.

Таблица истинности:

x0	x1	y0	y1	y2	y3
0	0	0	1	1	1
0	1	1	1	0	1
1	0	1	0	1	1
1	1	1	1	1	0

Выходные функции дешифратора:

y₀ = x₁ x₀             y₁ = x₁ x₀             y₂ = x₁ x₀             y₃ = x₁ x₀

5.  Исследование логики работы шифратора.

Схема шифратора на четыре входа:

 

Логические функции для формирования разрядов двоичного кода:

а₀ = х₁ х₃             а₁ = х₂ х₃

Таблица истинности:

х3	х2	х1	х0	а1	а0
0	0	0	1	0	0
0	0	1	0	0	1
0	1	0	0	1	0
1	0	0	0	1	1

6.  Исследование логики работы мультиплексора

z0

z0

z1

z1

Схема мультиплексора 4→1:

 

Таблица истинности мультиплексора в режиме переключателя каналов:

z1	z0	y
0	0	x0
0	1	x1
1	0	x2
1	1	x3

Мультиплексор в режиме универсального логического модуля.

Реализация на мультиплексоре логической функции y = x₀ + x₁ + x₂

Расширяем алфавит настроечных сигналов:

{1, 0, x₀, x₀}

Таблица истинности для мультиплексора, реализующего логическую функцию y = x₀ + x₁ + x₂

х2	х1	у(х0)	аi
0	0	х0	а0 = х0
0	1	1	а1 = 1
1	0	1	а2 = 1
1	1	1	а3 = 1

y

Схема включения мультиплексора, реализующего логическую функцию y = x₀ + x₁ + x₂

 

Реализация на мультиплексоре мажоритарной функции трех переменных y = x₀ х₁ + x₁ х₂ + x₂ х₃

Расширяем алфавит настроечных сигналов:

{1, 0, x₀, x₀}

Таблица истинности для мультиплексора, реализующего логическую функцию y = x₀ х₁ + x₁ х₂ + x₂ х₃

х2	х1	у(х0)	аi
0	0	0	а0 = 0
0	1	х0	а1 = х0
1	0	х0	а2 = х0
1	1	1	а3 = 1

Схема включения мультиплексора, реализующего логическую функцию y = x₀ х₁ + x₁ х₂ + x₂ х₃

MS 4 – 1

а0

„0”

y

                                       

 

Выводы по работе

В ходе проведения лабораторной работы были исследованы логический элемент «И-НЕ» и комбинационные логические схемы.

Было определено среднее время запаздывания элемента «И-НЕ», для чего были измерены половины периодов сигналов на выходе рециркуляционных генераторов на трех элементах и на пяти элементах.

Был собран и исследован двоичный счетчик для формирования наборов двоичных переменных и проверена его работа.

Собрана и исследована схема «исключающее ИЛИ», определена ее таблица истинности с помощью двоичного счетчика и оценено быстродействие схемы. При x₁ = 0 схема ведет себя по отношению к х₀ как повторитель, а при х₁ =1 – как инвертор.

Собран и исследован дешифратор 2 х 4, с помощью двоичного счетчика получена его таблица истинности и выходные функции.

Проведено исследование логики работы дешифратора на четыре входа. Построены его таблицы истинности.

Была исследована логика работы мультиплексора как переключателя каналов, получена его таблица истинности, а также как универсального логического модуля, для чего на мультиплексоре были реализованы логические функции y = x₀ + x₁ + x₂ и y = x₀ х₁ + x₁ х₂ + x₂ х₃. При работе мультиплексора в режиме УЛМ назначение его входов меняется: адресные входы становятся информационными, а те, что были информационными, становятся настроечными. Для настройки мультиплексора был расширен алфавит настроечных сигналов – одна из информационных переменных перенесена в число настроечных.