Дешифратор (рис. 6.28) служит для распознавания кодовых комбинаций. Если двоичный дешифратор имеет k входов, то число возможных комбинаций сигналов на входах равно числу k-разрядных двоичных чисел, т. е. 2k, поэтому полный двоичный дешифратор имеет 2k выходов. В простейшем случае синтез дешифратора сводится к построению набора из 2k комбинационных схем, имеющих k общих входов. На практике для построения дешифраторов применяются способы, позволяющие более экономно расходовать электронные компоненты.
Шифраторы преобразуют цифры, задаваемые сигналом «1» на индивидуальных шинах, в параллельный код. Устройство преобразования десятичных цифр в двоичный код приведено на рис. 6.29. Конструирование подобного рода шифраторов сводится фактически к представлению цифр в виде суммы чисел, каждое из которых равно 2k, где k = 0, 1, 2, ... .
Дешифраторы используются также в цепях коммутации данных в мультиплексных каналах передачи.
Мультиплексным называют канал передачи информации, в котором одни и те же шины служат для передачи сигналов от различных источников (рис. 6.30). На передающем конце к линии через вентили и поочередно подключаются выводы триггеров А', В', С' и D'. Разрешающий подключение сигнал поступает на вентили и от дешифратора состояний счетного регистра, поэтому в любой момент времени гарантируется подключение к линии выхода только одного триггера.
Аналогичный счетный регистр и дешифратор на приемном конце линии обеспечивают разделение поступающей информации на четыре канала. На вход обоих счетных регистров подается единый для всей системы сигнал тактовой частоты.
6.11. Сумматоры
Регистры, предназначенные для счета импульсов, выполняют простейшую операцию алгебраического суммирования единицы и содержимого регистра. Более совершенные устройства обработки информации производят все необходимые арифметические и логические действия над кодами.
Сумматор – устройство для суммирования двух двоичных кодов – занимает особое положение: с его помощью при должном выборе способа кодирования можно, в принципе, производить все четыре арифметических действия над числами. Работу одноразрядного сумматора легко понять, анализируя его структуру, показанную на рис. 6.31,а,б,в. Достаточно попытаться складывать два двоичных числа, чтобы заметить, что значение сумм в разряде, над цифрами которого производится операция, вырабатывается вентилем ИСКЛЮЧАЮЩЕЕ ИЛИ, а значение переноса – вентилем И. Эти два вентиля образуют полусумматор (рис. 6.31,б), получивший свое название из-за отсутствия входа, принимающего значение переноса из младшего разряда. Соединение двух полусумматоров по схеме на рис. 6.31,в образует полный одноразрядный сумматор, имеющий два входа (А и В) для приема цифр данного разряда и третий вход (Рn-1) для приема значений переноса, полученного в результате сложения в младшем разряде, выход значения данного разряда суммы (S) и выход переноса в старший разряд (Рn).
На рис. 6.31,г показана схема простого многоразрядного сумматора с последовательным переносом. Здесь задержка получения результата сложения n-разрядного числа равна сумме задержек срабатывания всех одноразрядных сумматоров. При большом числе разрядов это может заметно снизить быстродействие системы. Поэтому разработаны сумматоры с ускоренным сквозным и групповым переносом. Несмотря на наличие АЛУ, микропроцессоров и целых однокристальных компьютеров, интегральные микросхемы сумматоров выпускаются в большом ассортименте и находят применение.
6.12. Общая шина
На определенном этапе развития цифровой электроники и электронной вычислительной техники дополнение систем обработки информации новыми блоками и устройствами порождало все возрастающее количество проводов для связи между ними. Но в начале 60-х гг. был обоснован принцип и построены первые ЭВМ, в которых дополнительные устройства требовали не введения новых линий связи, а лишь удлинения уже существующих, причем такое «удлинение» конструкторы, как правило, предусматривают заранее, устанавливая в ЭВМ «лишние» разъемы для дополнительных блоков.
Новый способ обмена информацией сильно повлиял на структуру самих ЭВМ и в значительной мере способствовал появлению микропроцессоров. Взаимный обмен информацией между многими источниками и приемниками стали осуществлять по группе одних и тех же проводов (шин), названных магистралью, или общей шиной.
Подача сигнала на любой из проводов магистрали осуществляется одинаковым образом через магистральные усилители (или тристабильные схемы). Источниками кодов для магистрали обычно являются триггерные регистры в различных блоках. Выходы триггеров каждого такого регистра выводятся на общую шину через группу магистральных усилителей с объединенными С-входами (рис. 6.32). Сигналы управления объединенными С-входами различных блоков вырабатываются дешифратором, поэтому подключение к шине в одно и то же время более одного источника исключено. Считывание же информации может происходить и несколькими приемниками в одно и то же время.
Показанный на рис. 6.32 дешифратор, строго говоря, не всегда существует в виде автономного устройства. Нередко он расчленен на части, находящиеся в различных блоках.
Уважаемый посетитель!
Чтобы распечатать файл, скачайте его (в формате Word).
Ссылка на скачивание - внизу страницы.