Лекция № 4. Продолжение темы: «ЦПОС со стандартной архитектурой», страница 4

         Подобные процессоры используют упрощенную систему команд (архитектура RISC  ), каждая из которых определяет единственную операцию. Несколько простых команд выполняются параллельно в независимых операционных модулях. Общая команда процессора формируется как большая суперкоманда – набор (пакет) команд для отдельных модулей и имеет большую длину. Архитектура предполагает использование регистровых файлов большого размера для хранения операндов и результатов работы всех операционных модулей. Длинные слова предполагают также существование много разрядных шин передачи данных и слов команды.

 

Функциональная схема операционных модулей процессоров TMS320С6ххх.

Фирма TI в 1996 году первой вывела на рынок МП с архитектурой  VLIW.

Функциональная схема приведена на рисунке.  ЦПУ имеет 8 операционных модулей  L, S, M, D, разбитых на две идентичных группы 1 и 2. Модули выполняют команды типа «Регистр, регистр ® регистр». Источниками операндов и получателями результатов являются два набора 32 разрядных регистров А и В соответственно для операционных модулей 1 и 2. Однако, возможно использование данных регистров В модулями 1 группы и наоборот. Передача данных между группами отражена на рисунке пунктирной линией. Все модули ориентированы на выполнение определенных операций.

Модули L:

-  32/40 – разрядные арифметические операции и операции сравнения;

-  32разрядные логические операции;

-  операции нормализации.

Модули S:

-  32 разрядные арифметические операции;

-  32/40 разрядные операции сдвига и операции с отдельными битами;

-  32разрядные логические операции;

-  генерация констант.

Модули М:

-  операции умножения 32х32 с фиксированной точкой;

-  операции умножения с плавающей точкой.

Модули D: 32 разрядные по вычислению адресов, в том числе адресов циклических и линейных буферов. Модули  D1 и D2 предназначены для вычисления адресов, имеют выход на шины адресов. ЦПУ МП имеет две 32 разрядные шины для записи данных из регистров в память и две 32 – разрядные шины для чтения данных из памяти, которые позволяют осуществить по две операции чтения и записи за такт. Для вычисления 16 – разрядных отсчетов на выходе КИХ –фильтра МП в цикле может выполнять параллельно 8 команд вида: