Расчет тонкопленочных резисторов и конденсаторов. Расчет площади подложки, страница 2

5.Полная длина резистора равна: lполн=lрасч+2L=951+200=1151 мкм

6.Площадь резистора равна: S=lполнb=1,151*0.317=0.365 мм²

R8=100 кОм

1.Вычисляем коэффициент формы Кф=R/ρ0=100000/6000=16,67

2.Определяем расчетную ширину резистора:

bточн=(∆b+∆l/Кф)/γкфдоп=(10+10/16,67)/0.042=252 мкм

bp=Pρ0/P0R=0.02*6000/200*100000=6 мкм

3.Выбираем максимальную ширину резистора:

b=252 мкм

4.Расчетная длина резистора равна: lрасч=bКф=4201 мкм

5.Полная длина резистора равна: lполн=lрасч+2L=4201+400=4601 мкм

6.Площадь резистора равна: S=lполнb=4,601*0.252=1,159 мм²

R10= R11=150 кОм

1.Вычисляем коэффициент формы Кф=R/ρ0=150000/6000=25

2.Определяем расчетную ширину резистора:

bточн=(∆b+∆l/Кф)/γкфдоп=(10+10/25)/0.042=248 мкм

bp=Pρ0/P0R=0.02*6000/200*150000=4 мкм

3.Выбираем максимальную ширину резистора:

b=248 мкм

4.Расчетная длина резистора равна: lрасч=bКф=6200 мкм

5.Полная длина резистора равна: lполн=lрасч+2L=6200+400=6600 мкм

6.Площадь резистора равна: S=lполнb=6,6*0.248=1,637 мм²

2.Расчет тонкопленочных конденсаторов

К материалу обкладок пленочного конденсатора предъявляются требования: высокая электропроводность, обеспечивающая малые потери энергии, хорошая адгезия, малая миграционная подвижность атомов. Диэлектрик, применяемый в тонкопленочных конденсаторах, должен обладать малыми диэлектрическими потерями, высокой электрической прочностью, хорошей адгезией к подложке и обкладкам, малым ТКЕ., стабильностью физических параметров в диапазоне рабочих температур, высокой диэлектрической проницаемостью.

Исходные данные для расчета конденсаторов приведены в таблице 2.

Таблица 2.

Схемное обозначение

Номинал С,

пФ

Относ.

погр-ть

номинала,

γс

Максим,

рабочее

напряжение U,В

Максим.

раб. темп.

tmax,0C

Предельная

длител.

работы,

ч

Относит.

погр-ть уд.

емкости,

γс0

Абс. погр-ть

геом.пар-в

∆l,∆b,м

С1

1000

0,2

3

80

10000

0,05

10^-5

С2

6800

С3

2200


Выбираем материал диэлектрика – монооксид кремния, материал обкладок – алюминий. Монооксид кремния имеет следующие параметры:

- диэлектрическая проницаемость на частоте 1 кГц ε=5;

- тангенс угла диэлектрических потерь на частоте 1 кГц tgδ=0.01;

- электрическая прочность Е=2*10^6 В/см;

- ТКЕ=2*10^-4 Гр^-1

1.Найдем минимальную толщину диэлектрика d и удельную емкость С0U для обеспечения необходимой электрической прочности:

d=UрКз/Е=3*2/2*10^6=0,03 мкм

Величина d должна быть равна 0,1<d<1, поэтому выбираем d=0,5 мкм

С0U= ε0*ε/d=0,0885*10^(-12)*5/0.5*10^(-4)=8,85 нФ/см²

2.Определим γсt ,γs и С0точн:

γсt=2*10^-4(80-20)=0,012

γs=γс -γс0 - γсст – γсt=0,2-0,05-0,02-0,012=0,118

С0точн=4С(γs/∆l)²=4*10^(-9)(0.118/10^(-3))²=56 мкФ/см²

3.Таким образом, выбирая наименьшую удельную емкость, получаем: С0=8,85 нФ/см²

4.Нйдем пощади верхних обкладок конденсаторов:

для С1=1000 пФ:    Sв1=C/C0=10^-9/8,85=0,11 см²=11 мм²

для С2=6800 пФ:    Sв2=C/C0=6,8*10^-9/8,85=74,8 мм²

для С1=2200 пФ:    Sв3=C/C0=2,2*10^-9/8,85=24,2 мм²

5.Размеры верхних обкладок равны:

Lв1=(Sв1)^0.5=3,32 мм

Lв2=(Sв2)^0.5=8,65 мм

Lв3=(Sв3)^0.5=4,92 мм

6.Размеры нижних обкладок равны:

Lн1=Lв1+2q=3,32+0.2=3.52 мм

Lн2=Lв2+2q=8,65 +0.2=8,85 мм

Lн3=Lв3+2q=4,92 +0.2=5,12 мм

7.Размеры диэлектрика равны:

Lд1=Lн1+2f=3.52+0.4=3.92 мм

Lд2=Lн2+2f=8,85+0.4=9,25 мм

Lд3=Lн3+2f=5,12+0.4=5,52 мм

8.Площади конденсаторов равны:

Sд1= Lд1²=(3.92)²=15,37 мм²

Sд2= Lд2²=(9,25)²=85,56 мм²

Sд3= Lд3²=(5,52)²=30,47 мм²

Результаты расчетов представлены в таблице 3.

Схемное обознач.

Номинал.

С,пФ

Материал

диэлектрика

Материал обкладок

Lв,мм

Sв, мм²

Lн,мм

Lд,мм

Sд, мм²

С1

1000

Монооксид

кремния

Аоюминий

3,32

11

3,52

3,92

15,37

С2

6800

8,65

74,8

8,85

9,25

85,56

С3

2200

4,92

24,2

5,12

5,52

30,47

3.Расчет площади подложки микросхемы

Площадь подложки проектируемой ГИС вычисляется по формуле:

Sп=Кз(SΣR + SΣC + SΣНЭ + nSкп)

Кз – коэффициент использования площади подложки (2-3);

SΣR – суммарная площадь всех тонкопленочных резисторов;

SΣC - суммарная площадь всех тонкопленочных конденсаторов;

SΣНЭ – суммарная площадь всех навесных элементов;

Sкп – площадь одной контактной площадки;

n – количество контактных площадок.

SΣR=0,251+0,959+0,32+0,317+0,81+0,556+0,365+1,159+2*1,637=8,011

SΣC=15,37+85,86+30,47=131,4

Sтр=1,69

SΣНЭ=3*1,69=5,07

Sп=3(8+131,4+5,07)=433,41

Исходя из найденной площади, выбираем стандартный типоразмер подложки:

20х24(480 мм²)


Список литературы

1. В.И. Томилин, С.М. Феньков. Конструирование и технология микросхем. Методические указания по курсовому проектированию тонкопленочных гибридных интегральных схем для студентов всех форм обучения. – Красноярск: Изд. КПИ, 1983. – 51 с.

2. Конструирование и технология микросхем. Курсовое проектирование: Учеб. пособие для вузов / Коледов Л.А., Волков В.А., Докучаев Н.И. и др.; Под ред. Л.А. Коледова. – М.: Высш. шк., 1984. 231 с., ил.

3. Николаев И.М., Филинюк Н.А. Интегральные микросхемы и основы их проектирования: Учебник для техникумов. – 2-е изд., перераб. и доп. – М.: Радио и связь, 1992. – 424 с., ил.

4. Курносов А.И., Юдин В.В. Технология производства полупроводниковых приборов и интегральных микросхем: Учеб. пособие для вузов. – 3-е изд., перераб. и доп. – М.: Высш. шк., 1986. – 386 с., ил.

5. Разработка и оформление конструкторской документации радиоэлектронной аппаратуры: Справочник / Э.Т. Романычева, А.К. Иванова, А.С. Куликов и др.; Под ред. Э.Т. Романычевой. – 2-е изд., перераб. и доп. – М.: Радио и связь, 1989. – 448 с., ил.