Разработка пульта оператора базовой микропроцессорной системы

Страницы работы

Содержание работы

Содержание

Техническое задание.....................................................

Анализ технического задания.....................................

Адресное пространство................................................

Описание принципиальной схемы.............................

Оценка затрат машинного времени..........................

Программирование контроллера клавиатуры и дисплея............................................................................

Граф-схема алгоритма работы микропроцессорной системы...........................................................................

Программа.....................................................................

Литература...................................................................

Перечень элементов....................................................


Техническое задание

Разработать пульт оператора базовой микропроцессорной системы (МПС), включающей клавиатуру для ввода данных в шестнадцатеричной системе и цифровой дисплей для отображения в шестнадцатеричной системе адреса (4 цифры) и данных (2 цифры).

Составить программу записи данных с клавиатуры в память и индикации набираемых адресов и данных на индикаторах.

Анализ технического задания

Исходя из требований технического задания, сделаем следующие выводы о типах и количестве устройств, входящих в систему:

Базовая МПС состоит из

·  микропроцессора;

·  интерфейса клавиатуры и индикатора;

·  клавиатуры;

·  дисплея;

·  постоянного запоминающего устройства и оперативного запоминающего устройства;

·  тактового генератора.

Рассмотрим подробнее каждое устройство:

В качестве микропроцессора (МП) будет использована микросхема К1810ВМ86, которая имеет 20-разрядную шину адреса (ША) и 16-разрядную шину данных (ШД), мультиплексированную с ША. Блок центрального процессора (ЦП) включает в себя: буферные регистры для защелкивания адреса, двунаправленные формирователи ШД и схемы формирования сигналов управления запоминающими и внешними устройствами.

В качестве интерфейса клавиатуры и индикатора будет использован программируемый контроллер клавиатуры и дисплея (ПККД) К580ВВ79 (Intel 8279), который предназначен для организации связи оператора с МПС. Он состоит из клавиатурной и дисплейной частей и общего блока управления и синхронизации. Контроллер рассчитан на одновременное выполнение функций ввода и вывода и позволяет полностью освободить МП от операций сканирования клавиатуры, регенерации изображения на дисплее и устранения дребезга при замыкании клавиш.

В качестве клавиатуры можно использовать набор переключателей, организуемых в матрицу, число строк и столбцов которой определяется общим числом клавиш. По требованиям технического задания (ТЗ) необходимо вводить данные в шестнадцатеричной системе, поэтому достаточна матрица переключателей (контактов) с организацией 4´4.

Дисплей будет выполнен на 6 семисегментных индикаторах, так как по ТЗ необходимо отображать 6 символов.

В постоянном запоминающем устройстве (ПЗУ) будет записана программа управления МПС и некоторая служебная информация, в оперативном запоминающем устройстве (ОЗУ) будут заноситься адреса и данные, введенные с клавиатуры (по требованиям ТЗ). Поскольку в ТЗ не указан объем вводимой информации, выбираем емкость ОЗУ равной 2 Кбайта. Емкость ПЗУ – 2 Кбайта.

В качестве генератора тактовых импульсов будет применена микросхема К1810ГФ84.

При работе МПС необходимо выдавать на ШД номер вектора прерывания, а так как система использует только одно прерывание, можно использовать буферный регистр, вместо контроллера прерываний.

Адресное пространство

В МПС используется адресное пространство ввода-вывода, изолированное от пространства памяти, то есть принцип раздельной адресации. Для разделения адресного пространства используется вывод M/IO: признак обращения к памяти – M/IO=1, к внешнему устройству (ВУ) – M/IO=0.

Память системы состоит из ОЗУ и ПЗУ емкостью по 2 Кбайта каждое. В ПЗУ хранится программа управления МПС и подпрограмма обработки прерывания.

Управление микросхемами памяти осуществляется по адресным линиям A11 и A12 в соответствии с таблицей 1.

M/IO

A12

A11

Микросхема

Диапазон адресов

1

0

0

ОЗУ

0000h – 1800h

1

1

1

ПЗУ

1800h – 2000h

Примечание: начальный исполнительный адрес системы по сбросу (при включении) равен FFF0h, и при его выставлении на ША все микросхемы закрываются. ПЗУ, содержащее программу, включается уровнем логической единицы на адресных линиях A11 и A12 и считывается первая команда, записанная по указанному адресу в ПЗУ, то есть обеспечивается запуск программы (нет необходимости дополнительно вводить ПЗУ загрузки).

ВУ является ПККД, имеющий вход CS («выбор кристалла»), который требует отдельную адресную линию, и дополнительный адресный вход A0.

Распределение адресных линий ПККД: A0 – внутренний адрес, используемый при программировании; A3 – управление контроллером (вход CS).

Учитывая, что ВУ срабатывает при подаче уровня логической единицы на соответствующую адресную позицию, адреса портов ввода/вывода ВУ запишутся в соответствии с таблицей 2.

M/IO

A3

A2

A1

A0

Микросхема

Диапазон адресов

0

0

1

1

0

0

0

0

0

1

Контроллер клавиатуры и дисплея

8h

9h

Примечание: указан только младший полубайт ША, старшие биты не определены. Разряд A0 определяет характер информации: уровень логической единицы означает, что передаётся команда или состояние, уровень логического нуля сигнализирует о передаче данных.

Разрядом A4 ША происходит выбор буферного регистра, в котором хранится адрес подпрограммы обработки прерывания.

Описание принципиальной схемы

МПС представляет собой однопроцессорный контроллер: система имеет сравнительно небольшое число ИС и ВУ, МП работает в минимальном режиме, то есть все необходимые сигналы управления периферийными устройствами (MEMR, MEMW, IOR, IOW) вырабатываются на основе управляющих сигналов МП WR («запись»), RD («чтение») и M/IO («память/ВУ») с помощью комбинационных логических элементов, выполненных на микросхемах К155ЛЕ1 (DD13), 530ЛА9 (DD14) и К155ЛН1 (DD12.1).

МП К1810ВМ86 (DD2) имеет 16-разрядную ШД, мультиплексированную с 16-ю младшими разрядами ША. Микросхема выполнена по высококачественной n-МОП-технологии.

Похожие материалы

Информация о работе