Логические элементы цифровых схем. Дешифратор. Триггер. Регистр сдвига. Знакогенераторы ЭВМ

37. Логические элементы цифровых схем.

Логической функцией называется функция нескольких переменных x1, x2, …, xn  , (1)когда сама функция и независимая переменная могут принимать только два значения: 0 и 1. Такие функции часто называют переключательными функциями.

Любая переключательная функция может быть представлена ком­бинацией только трех основных функций алгебры логики: инверсии, дизъюнкции и конъюнкции.

Инвертор. Логический элемент НЕ называют инвертором, т.к. он инвертирует логическую величину x в .

Функция инверсии обозначена кружком на выходе схемы. Этот кружок можно перенести и на вход схемы (рис.1б),  что является справедливым только в случае инвертора. Инверсия, выполненная дважды, восстанавливает  первоначальную величину.

В практической схеме инвертора может быть использован транзистор, выполняющий функции электронного ключа (рис.2а).

Для реализации двух значений переменной используются два режима работы транзистора: режим отсечки (транзистор закрыт) и режим насыщения (транзистор открыт). Если напряжение UВХ=0 (соответствует логическому 0), то под действием напряжения смещения ECM транзистор будет закрыт, т.е. . Падение напряжения на резисторе RК, равно . Поэтому напряжение , что соответствует логической 1. При подаче на вход напряжения, со­ответствующего логической 1, транзистор открывается. При этом , , что соответствует логическому 0. Рассмотренная схема инвертора представляет собой пример резисторно-транзисторной логики (РТЛ)

Инвертор с электронным ключом на транзисторе собирают и по схеме, показанной на рис.2б. Диод VD1, включённый с резистором R в цепь делителя для подачи напряжения смещения, ограничивает величину обратного напряжения на эмиттерном переходе транзистора VT1 (для напряжения смещения диод включен в прямом направлении, поэтому обладает малым сопротивлением RПР<<R ) и тем самым обеспечивает надежность работы транзистора в течение длительного времени, т.к. при малом  обратном напряжение может произойти про­бой эмиттерного перехода. Резистор R5 ограничивает величину прямого тока через эмиттерный переход, когда транзистор работает в режиме насыщения, определяя в этом режиме IБН и IКН = βIБН.

Дизъюнктор. Дизъюнктор осуществляет операцию в соответствии с равенст­вом: (3) Это значит, что сигнал на выходе дизъюнктора действует тогда, когда имеется сигнал хотя бы на одном из его входов.

Пример комбинационной схемы, реализующей функцию ИЛИ (дизъ­юнкции), приведен на рис.3а, а условное обозначение дизъюнктора показано на рис.3б.

Проанализируем работу схемы дизъюнктора (рис. За).

Для сигнала положительной полярности диод включен в прямом направлении. При этом прямое сопротивление диода RПР << RН. В результате . В данном случае напряжение на выход по­падает непосредственно от источника сигнала. Рассмотренная схема представляет собой пример резисторно – диодной логики (РДЛ).

Конъюнктор. Конъюнктор осуществляет операцию в соответствии с равенст­вом:  (4)Это значит, что сигнал на выходе конъюнктора действует тогда, и только тогда, когда действует сигналы на всех его входах.

Пример комбинационной схемы, реализующей функцию И (конъюн­кцию) приведен на рис.4а, а условное обозначение конъюнктора показано на рис.4б (знак логического умножения - &).

Проанализируем работу схемы конъюнктора (рис.4а).

При отсутствии сигналов на Вх1, Вх2,..., Вхn, все диоды VD1, VD2,…, VDn открыты под действием напряжения Е на выходе внутреннего источника тока. При этом выходное сопротивление схемы  (RПР – сопротивление диодов в прямом направлении,  - малое внутреннее сопротивление источников сигналов). Напряжение на выходе  (соответству­ет логическому 0). Если на   всех   входах действует напряжение по модулю большее Е, то все диоды закрыты и выходное сопротивление схемы  (RОБР – обратное сопротивление диодов). В этом случае  (соответствует логической 1). Если хоть одного из напряжений на входе нет, то со­противление соответствующей цепи (RПР+r) << R и . В данном случае напряжение на выход схемы поступает от внутреннего источника тока Е. Сигналы, подаваемые на входы, переводят ди­оды в закрытое состояние. Рассмотренная схема тоже представляет пример резисторно-диодной логики (РДЛ).

Универсальный логический элемент ИЛИ-НЕ (элемент Пирса). Логический элемент ИЛИ-НЕ (“стрелка Пирса”) осуществляет операцию в соответствии с равенством:

Это значит, что на выходе элемента Пирса есть сигнал тогда, и только тогда, когда нет сигнала ни на одном из его входов.

Пример комбинационной схемы элемента ИЛИ-НЕ приведен на рис.5а, а его условное обозначение показано на рис.5б (знак дизъюнкции – I, знак последующей инверсии – кружок на выходе схемы).

 В состав схемы элемента Пирса (рис.5а) входят дизъюнктор (рис.3а) и инвертор (рис.2б). Функции сопротивления нагрузки дизъюнкторa RН  выполняют последовательно включенные резисторы RБ и R. Сигнал с выхода дизъюнктора (точка А) подается на вход инвертора. Поэтому последовательно выполняются операции дизъюнкции и инверсии. Схема, представленная на рис.5а, пример резисторно-диодно-транзисторной логики (РДТЛ).

Элемент Пирса - универсальный логический элемент. При раз­личных способах соединения только этих элементов можно осуще­ствить любую из основных логических операций: инверсию, дизъюнкцию и конъюнкцию.

Универсальный логический элемент И-НЕ. Элемент И-НЕ (“штрих Шеффера”) осуществляет операцию в со­ответствии с равенством:                                                                         (6)  Это значит, что на выходе элемента Шеффера нет сигнала тогда, и только тогда, когда сигналы действует на всех его входах.

Пример комбинационной схемы элемента И-НЕ приведен на рис.6а, а его условное обозначение показано на рис.6б (знак конъюнкции - &, знак последующей инверсии – кружок на выходе схе­мы).

В состав схемы элемента Шеффера входят n транзисторных ключей (рис.2б), транзисторы которых VT1, VT2,…, VTn включены последовательно с общим сопротивлением нагрузки RK. Только при наличии сигналов на   всех   входах   все   транзис­торы открыты, при этом  и . Если же хотя бы одного из входных сигналов нет, то соответствующий транзистор закрыт, в этом месте цепь разомкнута, следовательно, ,  и . Схема, представленная на рис.6а, пример резисторно-диодно-транзисторной логики (РДТЛ). Однако, элемент Шеффера часто собирается с использованием многоэмиттерного транзистора (МЭТ). Так появились элементы транзисторно-транзисторной логики (ТТЛ).

Элемент Шеффера, как и элемент Пирса, является универсальным логическим элементов. При различных способах соединения только элементов Шеффера можно тоже осуществить любую из основных логи­ческих операций: инверсию, конъюнкцию и дизъюнкцию.

38.Дешифратор.

Диодный матричный двоично-восьмеричный дешифратор с параллельным трехразрядным счетчиком на триггерах.

2.1.Счётчик.

Трехразрядный параллельный счетчик включает в себя 3 триггера. В схему каждого триггера входят (рис.7): 2 транзистора; 2 резистора R1 (нагрузочных); 2 резистора R3 (через них осуще­ствляется передача сигнала с коллектора одного транзистора на ба­зу другого); 2 резистора 

R4 (через них на базы транзисторов по­дается напряжение смещения) и 2 кнопки Кн (для управления тригге­рами).

Триггер ТГ1 является триггером 1-го (низшего) разряда. Сос­тояние ТГ1, при котором транзистор VT5 закрыт, а транзистор VT6 открыт, является нулевым. При этом на коллекторе VT5 действует напряжение высокого уровня (соответствующее логической 1), а на коллекторе VT6 – низкого уровня (соответствующего логическому 0). В нулевое состояние ТГ1 приводится в результате замыка­ния контактов Кн5.   Если замкнуть контакты Кн6 (нажав на нее), то ТГ1 перейдет в единичное состояние, при этом напряжение высо­кого уровня (соответствующее логической 1)    будет действовать на коллекторе VT6, а низкого уровня (соответствующего логическо­му 0)-на коллекторе VT5.

Аналогично работают триггеры 2-го (ТГ2) и 3-го (ТГ3) разря­дов. В нулевое состояние они приводятся при нажатии соответствен­но кнопок Кн3 и Кн1, а в единичное – Кн4 и Кн2. Установка "0" (или "1") в каждом разряде независимы, следовательно, счетчик является параллельным.

 В целом счётчик, состояние которого определяется состоянием трех триггеров, может фиксировать 8 (2n , где n- число разрядов) двоичных трехразрядных чисел. Какие следует нажимать кнопки при задании каждого из этих 8 чисел, показано в таблице 1.

39. Триггер.

Триггер – бистабильная ячейка. Триггером называется устройство с двумя устойчивыми состояниями, переходящее от одного состояния в другое под воздействием внешних напряжений. Триггер способен сохранять сколь угодно долго устойчивое состояние, и после снятия внешнего воздействия, поэтому он используется в качестве элемента памяти.

Простейший триггер (рис.5) – бистабильная ячейка – является двухкаскадным усилителем с непосредственной связью между каскадами, в котором осуществлена положительная обратная связь благодаря соединению выхода усилителя с его входом. При одинаковых транзисторах и сопротивлениях RK состояние схемы, когда оба транзистора открыты, является неустойчивым. Малейшее повышение коллекторного тока одного из транзисторов, например VT1, вызывает уменьшение его коллекторного напряжения. Уменьшение напряжения передаётся на базу другого транзистора, уменьшает его коллекторный ток и повышает его коллекторное напряжение.

В результате напряжение на базе VT1 увеличивается и коллекторный ток VT1 станет еще большим. Этот процесс происходит лавинообразно и приводит к тому, что транзистор VT1 становится полностью открытым и входит в режим насыщения. Другой транзистор при этом запирается, так как напряжение коллектор-эмиттер транзистора VT1, являющееся напряжением база – эмиттер транзистора VT2, очень мало (0-0,3В) и недостаточно для его отпирания. Перевод бистабильной ячейки из одного устойчивого состояния в другое осуществляется подачей положительных или отрицательных импульсов на коллекторы, а, следовательно и на базы транзисторов, т.к. база одного транзистора соединена с коллектором другого.

Изучение работы триггера.

К триггеру предъявляются требования по сохранению устойчивости занимаемого состояния сколь угодно долго до прихода запускающего импульса, надежности и быстроте переброса из одного состояния в другое с приходом каждого запускающего импульса. Схема симметричного триггера, подлежащего исследованию, показана на рис.6. В исходном состоянии, если, транзистор VT2 открыт, то транзистор VT1 закрыт (рис.6). Режим отсечки закрытого транзистора обеспечивается источником напряжения смещения +ЕСМ = 12В. Условия надежного запирания транзистора:

                                                            (5)

где IKOmax -максимальное значение обратного тока транзистора. Из условия (5) следует, что на базе закрытого транзистора должен быть положительный потенциал относительно эмиттера. Режим насыщении транзистора VT2 в этом случае обеспечивается током от источника ЕK через резисторы R1 и R3  при условии:

                                                                                                                              (6)

где βmin - минимальный коэффициент усиления базового тока транзистора. Так  как триггер  симметричен,  то  условия  (5),   (6)   справедливы  для  обоих транзисторов. В зависимости от способа подачи запускающих сигналов различают две разновидности триггерных схем: триггеры с раздельным запуском и триггеры с общим (счетным) запуском (рис. 6)

40. Регистр сдвига

Регистр - функциональное устройство, предназначенное для приема и запоминания n - разрядного двоичного кода числа X1,X2,…,Xn, а также для   выполнения ряда операций над этим кодом. Он представляет собой упорядоченную совокупность n - триггеров со схемами управления входными и выходными сигналами. Разрядность регистра n соответствует количеству используемом в нем триггеров. Каждый триггер регистра имеет прямой и инверсный выходы, используемые для получения прямого и инверсного кодов. В зависимости от назначения регистры делятся на следующие группы: накопительные, сдвигающие и регистры преобразования.

Накопительные регистры применяться для ввода, хранения и вывода двоичной информации. На рис.1 показана структурная схема накопительного регистра на асинхронных R,S - триггерах. Во входной цепи этой схемы используется группa конъюнкторов И1, а в выходном - две группы конъюнкторов И2 , и И3 . Схема содержит четыре шины для подачи управляющих сигналов «Уст 0» - установки нуля, ПрИ приема информации, ВПрК - выдачи прямого кода числа ВОбрК - выдачи обратного кода. Представленная схема - пример накопительного регистра с параллельным (по всем разрядам) приемом и выдачей информации.

Наиболее распространенным видом регистрa является регистр сдвига. Он предназначен для выполнения операций сдвига кодa числа, т.е. для перемещения цифр кода числа в направлении от младших к старшим разрядам (сдвиг влево). В регистре сдвига кроме устройства передачи сигналов по входам и выходам (как и в накопительных регистрах) должны иметься внутренние связи, необходимые для передачи информации между разрядами. На рис.2 приведена структурная схема регистра сдвига на двухтактных синхронных J,K – триггерах. Причем, J и К - первого триггера соединены через инвертор. До записи все триггеры устанавливаются в нулевое состояние. Затем одновременно со стартовыми импульсами (синхроимпульсами), подаваемыми на вход С, на вход подается серия импульсов, соответствующая двоичному коду записываемого числа (первым поступает импульс, соответствующий младшему разряду записываемою числа). В конце первого тактового импульса этот сигнал появляется на выходе Q1  первого триггера. В конце второго тактового импульса этот сигнал продвигается на выход Q2 второго триггера и т.д. Одновременно продвигается вправо и другие цифры записываемого числа. После окончания п -го тактового импульса все п - разрядное число будет записано в п триггерах регистра (старший разряд числа в крайнем левом триггере, младший - в правом). Чтобы информация сохранилась, дальнейшая подача тактовых импульсов прекращается. Выше описан последовательный приём информации. Последовательная выдача информации осуществляется с выхода Qn в результате подачи на С - вход ещё п тактовых импульсов.

Если после записи числа в регистр подать k тактовых импульсов, то произойдёт сдвиг кода двоичного числа на k разрядов вправо.

В регистре на J, K -триггерах можно осуществлять и параллельный ввод информации (с ее одновременной подачей на выводы предустановки соответствующих триггеров) и параллельную выдачу информации (с её одновременным съёмом с выходов всех триггеров), т.е. описываемый регистр может выполнять функции преобразователя кодов информации в параллельный и наоборот.

Сдвиг кода числа влево на один разряд соответствует умножению этого числа на 2, сдвиг вправо - делению. Умножение двух чисел, “столбиком” производится путём сложения частных произведений, сдвинутых поразрядно влево. Выше уже отмечалось, что сдвиг кода числа на k разрядов осуществляется и регистре сдвига за k тактов путём последовательной подачи k тактовых импульсов.

Таким образом, регистр сдвига – обязательное функциональное устройство, обеспечивающее возможность умножения и деления заданных чисел.

Схема трёхзарядного кольцевого регистра, предназначенного для оперативного хранения и сдвига в одну сторону информации (трёхзарядного члена), которая вводится и считывается параллельно, показана на рис.3. Триггеры ТГ1, ТГ2 и ТГЗ – составляющие этот трёхзарядный регистр, симметричные, одинаковые. Поэтому элементы схемы, выполняющие одну и ту же функцию в каждом триггере, имеют одинаковые обозначения. Кнопочные микропереключатели П1 и П2, с самовозвратом нормально разомкнутого контакта, служат для установки триггеров в необходимые состояния, т.е. для записи числа в регистр. Тумблер П3 служит для запуска генератора сдвигающего импульса (ГСИ), выполненного с использованием четвёртого триггера (на транзисторах VT3, VT4,) и эмиттерном повторителе (транзистор ТV5).

Регистр замкнут в кольцо. Все его триггеры относительно друг друга включены последовательно, т.е. входы каждого последующего триггера (диоды VД1, VД2) управляются сигналами, поступающими с выходов каждого предыдущего триггера через резисторы R7 и R8. Причём для первого триггера ТГ1 предыдущим является третий триггер ТГЗ.

Условимся за нулевое состояние триггера считать такое, при котором его транзистор VT2 открыт, а за единичное состояние – такое, когда транзистор VT1 открыт.

Специально отметим, что конденсаторы С1 и С2 выполняют функции своеобразного устройства "памяти" схемы. Если предыдущий триггер был в единичном состоянии, то заряжен конденсатор С1(С2- разряжен), если и нулевом состоянии, то заряжен, наоборот, конденсатор С2(С1 разряжен). Импульс сдвига может пройти только через разряженный конденсатор. Вот почему состояние каждого триггера после действия сдвигающего импульса определяется предшествующим состоянием каждого предыдущего триггера. Тем самым устанавливается внутренняя связь триггеров.

Пусть все триггеры находятся в нулевом состоянии. Тогда транзисторы VT1, каждого триггера закрыты и конденсаторы С2 заряжены до напряжения на коллекторе закрытого транзистора VTI предыдущего триггера через резисторы R7. Следовательно, потенциал обкладки этих конденсаторов, соединённый с анодом диода, отрицателен относительно нуля схемы. Конденсаторы С1 при этом разряжены. При переключении тумблера П3 (вправо - влево) ГСИ на выходе диода VДЗ выделяет короткий импульс положительной полярности (сдвигающий импульс), который поступает одновременно на все конденсаторы С1 и С2. Т.к. конденсаторы С2 заряжены и на аноде диодов VД2 большое отрицательное напряжение, а конденсаторы С1 разряжены и на анодах диодов. VД1 напряжение близкое к нулю, положительный импульс сдвига поступает только на базы транзисторов VT1. В силу того, что эти транзисторы были закрыты, сдвигающий импульс не изменит состояния регистра.

Транзисторы VT1 - VT4: МП42А; VT5: ГГ402В. Диоды VD1-3: Д9Д. Конденсаторы С₁  и С₂: МБМ-160-0,05 мкФ ±10%; СЗ: МБМ-160-0,5 мкФ ±10%. Резисторы R₅, R₆, R₁₇ и R₁₈: МЛТ-0,5-3,9 кОм ± 5%; R₁ – R₄, R₁₄ – R₁₆ и R₁₉: МЛТ-1,0-820 Oм ± 5%; R₇ и R₈: МЛТ-0,5-3 кОм ± 5%; R₉ – R₁₀: МЛТ-0,5-100 кОм ± 5%; R₁₁ и R₁₂: WTT-0,5-2 кОм ± 5% и R₁₃: МЛТ-0,5-200 Oм ± 5%.

Предположим теперь, что во втором триггере записана 1, а в первом и третьем - 0. Теперь положительный сдвигающий импульс проходит через разряженные конденсаторы С₁ на базы транзисторов VT1 первого и второго триггеров и через разряженный конденсатор С₂ третьего триггера на базу транзистора VT2 этого триггера. В результате первый триггер остаётся в нулевом состоянии, второй - перейдёт в нулевое, а третий - в единичное состояние. Приходом второго запускающего импульса уже первый триггер перебросится в состояние “1”, второй будет по - прежнему фиксировать “0”, а третий перейдет в нулевое состояние. С приходом третьего – сдвигающего, импульса регистр займёт исходное состояние “010”.

Из анализа работы регистра видно, что с приходом очередного сдвигающего  импульса, каждый триггер перебрасывается в то состояние, которое имел предыдущий триггер до прихода сдвигающего импульса, что и требуется от регистра сдвига.

В рассмотренной схеме осуществляется сдвиг двоичного кода записанного в регистре числа вправо. Если резисторы R₇  и R₈ отсоединить от коллекторов транзисторов предыдущего триггера и присоединить к коллекторам транзисторов последующего триггера, то сдвиг кода, записанного в регистре, будет происходить влево.

41. ЦАП

Получаемый от источника информации сигнал обычно представля­ет собой непрерывно меняющиеся по своему значению напряжение или ток (аналоговый сигнал). Непосредственное использование и обра­ботка таких сигналов в цифровых ЭВМ невозможны. В результате воз­никает необходимость преобразования аналогового сигнала в цифро­вую форму. Соответствующая операция реализуется в аналого-цифро­вом преобразователе (АЦП).  После цифровой обработки данных до пе­редачи информации на исполнительные устройства эта информация поступает на преобразователи,  позволяющие осуществить переход от цифровой формы обратно к аналоговой форме, которые называются циф­ро-аналоговыми преобразователями (ЦАП). Данная работа посвящена изучению ЦАП.

Принцип действия ЦАП основан на том, что любое двоичное число может быть представлено в виде суммы степеней числа 2. При этом вес 1 в записи двоичного числа растет от младшего разряда к старшим в последовательности 1, 2, 4, 8, ... (2 в степенях 0, 1, 2, 3, ...). При преобразовании двоичного кода числа в аналоговую величину - напряжение или ток - необходимо каждой единице поста­вить в соответствие напряжение или ток со своим весом,  зависящим от позиции данной единицы в записи числа, а затем выполнить сум­мирование.

Перечислим основные параметры ЦАП.

1.Разрешающая способность, определяемая количеством двоичных разрядов входного кода и характеризующаяся числом возможных уровней аналогового сигнала.

2.Точность, определяемая наибольшим значением отклонения аналогового сигнала от его расчетного значения. Она обычно выражается в виде половины уровня сигнала, соответствующего младшему значащему разряду (МЗР). Суммарная ошибка, вносимая элементами ЦАП не должна превышать погрешность квантования, равную МЗР.

3.Нелинейность, характеризующаяся максимальным отклонением линейно-нарастающего входного напряжения от прямой линии,  соеди­няющей точки нуля и максимального выходного сигнала (как правило, не более  0,5 значения уровня сигнала, соответствующего МЗР).

4.Время преобразования (установления),  определяемое интер­валом времени от момента подачи цифрового сигнала до момента достижения выходным сигналом установившегося значения.

Схема ЦАП содержит: резисторную матрицу, с помощью которой формируются выходные сигналы, пропорциональные входному коду; блок электронных ключей, коммутирующих резисторы матрицы; источ­ник опорного стабилизированного напряжения.

1. Матрица с весовыми резисторами.

На рис.1 показана схема ЦАП с матрицей с весовыми ре­зисторами. Резистор, соответствующий младшему разряду – R0. Резисторы всех следующих разрядов меньше R0 во столько раз, во сколько раз больше весовой код следующего старшего двоичного разряда. Двухпозиционные электронные ключи, коммутирующие резисторы матрицы, обозначены числами, равными весовым кодам соответствую­щих разрядов.

Найдем напряжение на выходе матрицы, если в правой позиции находится только 1-й ключ (рис.2). Для удобства расчета каждый резистор представлен его проводимостью, что упрощает нахождение эквивалентных проводимостей, следовательно, и эквивалентных соп­ротивлений в схеме делителя опорного напряжения (схема на рис.2). Затем, применив к этому делителю дважды закон Ома для участка цепи, находим выходное напряжение, которое оказывается в 15 раз меньше опорного. Это напряжение соответствует уровню МЗР, то есть шагу квантования напряжения на выходе ЦАП.

Если в правой позиции находятся 2-й (рис.3), 1-й и 2-й (рис.4), 4-й (рис.5), 1-й и 4-й (рис.6) ключи, то выходные напряже­ния U0 соответственно в 2, 3, 4 и 5 раз больше уровня МЗР (что легко доказать, используя описанную выше методику расчета).

Таким образом, напряжение на выходе матрицы с весовыми ре­зисторами равно произведению опорного напряжения на сумму весовых кодов находящихся в правой позиции ключей N, деленному на полную сумму всех весовых кодов ключей Nmax: 

Приведенная на рис.1 схема ЦАП имеет, по крайней мере, два недостатка. Во-первых, к резисторам старших разрядов предъявля­ются жесткие требования по точности и стабильности, так как от­клонение проводимости резистора старшего разряда от номинального значения не должно превышать проводимости резистора младшего раз­ряда. Во-вторых, нагрузка источника опорного напряжения изменя­ется в зависимости от положения ключей, что требует применения источника с малым внутренним сопротивлением для ослабления влия­ния этого сопротивления на величину опорного напряжения при раз­ных токах нагрузки.

2. Резисторная матрица типа R-2R.

От перечисленных выше недостатков свободна схема ЦАП, пока­занная на рис.7. Теперь используются резисторы только двух но­миналов – R и 2R, что значительно облегчает их изготовление с не­обходимой степенью точности. Кроме того, матрица типа R-2R обла­дает постоянным - равным 3R - сопротивлением, которым нагружен источник опорного напряжения (независимо от положения ключей).

Определим напряжение на выходе матрицы типа R-2R, если в правой позиции находится только ключ 8 (рис.8). Пользуясь ме­тодом эквивалентных схем (схем замещения), будем шаг за шагом заменять два параллельно включенных резистора 2R на один R (рис.8 и 9), а затем два последовательно включенных резистора R на один 2R (рис.9 и 10) и т.д. В результате получим схему дели­теля опорного напряжения (рис.15), из которой следует, что вы­ходное напряжение в данном случае в 3 раза меньше опорного.

При подаче опорного напряжения на следующую узловую точку (в правой позиции находится только ключ 4) выходное напряжение умень­шается в 2 раза, в чем легко убедиться, выполнив описанные выше операции с использованием метода схем замещения. При этом пред­последняя схема имеет вид, показанный на рис.16, а последняя – на рис.17. Схемы на рис.15 и 16 эквивалентны, что доказы­вает постоянство входного сопротивления резисторной матрицы типа R-2R. Делитель напряжения (рис.17) позволяет найти выходное напряжение, которое в данном случае в 6 раз меньше опорного. Ана­логично показывается, что при правой позиции только 2 или 1 ключа, выходное напряжение будет соответственно в 12 или 24 раза меньше опорного.

Следовательно, число, на которое нужно разделить опорное напряжение, чтобы рассчитать соответствующий МЗР уровень сигнала, находится так: 2 следует возвести в степень n - 1 (n - количество разрядов) и полученный результат умножить на 3. Выходное напряжение затем определяется умножением этого уровня сигнала на сумму весовых кодов находящихся в правой позиции ключей.

3.Электронные ключи.

Матрицы резисторов ЦАП построены так, чтобы весовые коды ключей и соответствующих разрядов регистра, хранящего информацию о преобразуемом цифровом сигнале, были одинаковы. При этом сигна­лы с прямого и инверсного выходов каждого разряда регистра посту­пают на управляющие входы пар транзисторных ключей. Один из клю­чей пары обеспечивает подачу опорного напряжения, а другой - заземление резистора матрицы.

В схемах электронных ключей ЦАП обычно используются МОП – транзисторы с индуцированным каналом.

4.Источник опорного напряжения.

В качестве источников опорного напряжения применяются выпря­мители с транзисторными стабилизаторами выходного напряжения. При этом изменение стабилизированного напряжения должно быть не более ±0,5 значения уровня сигнала, соответствующего МЗР.

При использовании матрицы с весовыми резисторами стабилиза­ция осуществляется как по напряжению питания (на выходе выпрямителя, так и по току нагрузки).  При применении матрицы типа R-2R достаточна стабилизация только по напряжению питания, так как ток нагрузки остается постоянным.

42. Знакогенераторы ЭВМ.

Функции генератора импульсов выполняет мультивибратор, пост­роенный на трех интегральных инверторах: ИС DD1 К155ЛАЗ. (рис. 1)

 Принцип действия такого мультивибратора прост. Пусть в мо­мент включения на входе 1,2 сигнал низкого уровня. При этом на  выходе 3 (входе 4,5) сигнал высокого, на выходе 6 (входе 9,10) -низкого и выходе 8 – высокого уровня. Конденсатор С1 начинает за­ряжаться через резистор R1 от выхода 8. Когда напряжение на входе 1,2 достигает уровня логической 1, уровни сигналов на всех входах - выходах меняются на противоположные. В результате конденсатор С1 начинает разряжаться через резистор R1 (на выходе 8 низкий уро­вень). В момент, когда потенциал на входе 1,2 падает до уровня логического 0, сигналы на входах-выходах опять меняются на про­тивоположные, и все начинается сначала. При этом на выходе 8 пери­одически появляются импульсы напряжения прямоугольной формы.

Микросхема DD2 К155ИЕ5 (рис. 2) представляет собой четы­рехразрядный асинхронный счетчик импульсов. Счетчик ИЕ5 состоит из двух частей: делителя на 2 (выход Q0, тактовый вход С0), который в данном случае не используется, и делителя на 8 (выходы Q1-Q3, тактовый вход С1). В рассматриваемом случае таблица 1 истин­ности счетчика имеет следующий вид:

Таблица 1.

Сигналы с выходов Q1, Q2 и Q3 подаются на входы В1, В2 и ВЗ знакогенератора для осуществления развертки символа по вертикали (по строкам). При этом выход X2 генератора импульсов должен быть соединен с входом X1 счетчика. Частота следования импульсов на выходе мультивибратора (рис.1), а значит, на входе счетчика выбрана такой, чтобы последовательно высвечиваемые элементы 1, 2, 3, … строк слились в общую картину символа.

Для того чтобы показать, как построчно формируются символы на светодиодной матрице, предусмотрено управление работой счетчи­ка DD2 (К155ИЕ5) вручную при помощи кнопки SB1. С целью устране­ния дребезга переключающего контакта кнопки используется RS-триггер с инверсными входами (DD3, ИС К155ТM2, рис.3). При нажатии кнопки SB1 на S– входах триггеров действует низкий активный уро­вень, при этом оба триггера переходят в единичное состояние и на их прямых выходах Q появляется высокий уровень сигнала (логичес­кая 1). С прямого выхода любого из двух триггеров (Х4 или Х5) сигнал подается на вход X1 счетчика. В результате при каждом сле­дующем нажатии кнопки SB1 высвечиваются соответствующие светодиоды первой, второй, третьей, ... строк матрицы HL1 ... HL35. Практически все необходимые переключения при переходе от автоко­лебательного режима к ручному управлению осуществляются при помощи  первого (слева) тумблера на панели стенда.

Переходим теперь к описанию работы знакогенератора.

Основой знакогенераторов (3Г) телевизионных и других систем отображения информации (СОИ) является постоянное запоминающее устройство (ПЗУ), в котором хранится информация о графике всех ис­пользуемых знаков. Запись информации в матрицы накопителя ПЗУ производится при помощи фотошаблона на заводе-изготовителе. Дос­тоинство таких ЗГ заключается в высокой надежности хранения ин­формации и низкой стоимости при массовом выпуске интегральных схем (ИС).

Примером ЗГ могут быть ИС серии К155РЕ21 - РЕ24 (биполярная технология ТТЛ). Накопитель (НК) каждой из больших интегральных схем (БИС) РЕ21 - 24 имеет следующую исходную организацию: 32 знака из 8 строк (первая строка информации не несет) по 4 элемента в строке (32*8*4), что позволяет разместить графику этих знаков без одного - пятого - столбца матрицы (из 7 строк и 5 столбцов). Графика 5 столбца матрицы записана в НК БИС К155РЕ24. Такая орга­низация позволяет повысить полезную информационную емкость стан­дартных  НК 256*4.

В матрицы НК записаны буквы русского алфавита (РЕ21), ла­тинского алфавита (РЕ22), арифметические знаки и цифры (РЕ23) и дополнительные знаки (пятый столбец) к каждой из перечисленных БИС (РE24). В совокупности эти БИСы образуют ЗГ на 94 знака фор­матов 7*5. Реализация ЗГ возможна только при совместном включении каждой БИС РЕ21, РЕ22, РЕ23 или их всех трех с БИС РЕ24, допол­няющей 5 разряд символа (Y5).

Пример построения ЗГ на микросхемах РЕ21 - РЕ24 приведен на рис. 4.  Выборнужного символа производится с помощью 7 разряд­ного входного кода А1 ... А7 (код отображения информации КОИ - 7). Управление выбором одной из БИС DD4 РЕ21, DD5 РЕ22 или DD6 РЕ23 и одного из трех разрядов дополнительного ПЗУ (DD7 РЕ24) осущест­вляется вспомогательным дешифратором (ИС DD8 К155ИД4),  который “разрешает” работу только одной из БИС РЕ21-РЕ23, а также муль­типлексора (ИС DD9 К155КП2), который передает информацию из соот­ветствующих ячеек памяти РЕ24. Управление дешифратором и мульти­плексором происходит под действием адресного кода двух старших разрядов А6 и А7 в соответствии с таблицей 2.

Таблица 2.

Работа дешифратора DD8 (ИС ИД4, рис. 5) в схеме генератора символов (рис. 4) происходит в соответствии с таблицей 3 (используется один из двух дешифраторов).

Входы B₁-В_З используются для подачи сигнала с целью разверт­ки символа по вертикали: при коде 001 на выходах Y1-Y5 действуют сигналы, соответствующие 5 элементам первой строки символа, при коде 010 - второй, при коде 011 - третьей, ... и при коде 111 - седьмой.

Переходим теперь к рассмотрению СОИ на базе светодиодной матрицы HL1- HL35.

В результате  поочередной подачи сигнала  низкого (активного) уровня от дешифратора строк DD10 (ИС К155ИД4,  рис. 5) на базы транзисторов VT1-VT7 (рис.6), происходит пооче­редное открывание этих транзисторов - электронных ключей строк. Работа дешифратора при этом происходит в соответствии с таблицей истинности,  представленной ниже.

Поступление сигналов низкого (активного) уровня из НК ПЗУ на входы Y1-Y5 является причиной открывания соответствую­щих транзисторов VT8 - V12 (рис.6) - электронных ключей столб­цов. Через светодиоды, включенные на пересечении эмиттерных цепей открытых транзисторов (ключей строк) и коллекторных  цепей открытых транзисторов (ключей столбцов), течет большой прямой ток. Это приводит к свечению диода. Если же хотя бы один из ключей (строк или столбцов) находится в режиме отсечки (транзистор закрыт), то текущий через соответствующий светодиод ток, очень мал и свечения диода не вызывает.

На пересечении эмиттерных цепей транзисторов семи ключей строк и коллекторных цепей транзисторов пяти ключей столбцов распаяны все 35 светодиодов матрицы HL1 ... HL35. На рис. 6 пока­заны транзисторные ключи 1-ой строки (VT1) и 1-го столбца (VT8) с присоединенным в цепи их шин светодиодом HL1.