Изучение принципа построения и работы типовых функциональных схем цифровых вычислительных машин, построенных на базе логических элементов, триггеров, мультиплексоров, дешифраторов и счетчиков, страница 2

-  уровень логического нуля, В, не более                                              0,4

-  уровень логической единицы, В, не менее                                              2,4

Задающий блок вырабатывает две неперекрывающиеся импульсные последовательности с частотой 500 Кгц ± 20%. Генератор одиночных импульсов вырабатывает один импульс (положительной и отрицательной полярности) при нажатии кнопки ПУСК и наличии сигнала синхронизации на входе СИНХ.  Длительность импульса на выходе формирователя узкого импульса по фронту сигнала (50 ± 15) нс. Устройство задержки обеспечивает задержку сигналов, подаваемых на гнездо ВХ1, в диапазоне от 0,1 мкс до 0,5 мкс. Шаг дискретного изменения времени задержки 0,1мкс. Устройство задержки обеспечивает задержку сигналов, подаваемых на гнездо ВХ2, в диапазоне от 0,02 макс до 0,1 макс. Шаг дискретного изменения времени задержки 0,02 макс.

Блок питания вырабатывает стабилизированное напряжение 5 В ± 5%.

В основе принципа работы установки лежит метод изучения функциональных и электрических характеристик логических элементов и устройств цифровой техники (дешифраторов, мультиплексоров, счетчиков и т.д.) путем подачи входных воздействий и наблюдения и анализа выходных реакций элемента на эти воздействия.

Реакцию элемента можно изучать с помощью осциллографа или светодиодных индикаторов, подключаемых на выход самого элемента.

Для задания входных воздействий на изучаемые элементы служит блок задающий, состоящий из двух устройств:

-  ячейки генератора   -  A1,

-  ячейки задержки      -  А2.

На ячейке генератора (A1) располагаются генератор синхроимпульсов и синхронизируемый генератор одиночного импульса.

Синхронизируемый генератор одиночного импульса содержит:

-  бесконтактную кнопку S - ПУСК;

-  схему выделения гадки импульсов (элемент D7);

-  схему выделения одного импульса, (D 8.2, D8.3, D9);

-  выходные формирователи D10 и гнезда Х8, Х9.

При нажатии кнопки ПУСК происходит изменение уровня сигнала на выходе 1 кнопки S, на выходе D7.3 появляется пакет синхроимпульсов (количество импульсов в пакете зависит от длительности нажатия кнопки   S1).

Блок логический 1.

Логические элементы И (микросхема К155ЛИ1, обозначение на панели "&") выполняют функцию "конъюнкции входных переменных".

Логические элементы "отрицание равнозначности" (микросхема К155ЛП5, обозначение на панели "1") выполняет функцию " сумма по модулю 2" входных переменных.

Логические элементы ИЛИ (микросхема К155ЛЛ1, обозначение на панели "1") выполняют функцию "дизъюнкции входных переменных".

Логический элемент ПОВТОРИТЕЛЬ с тремя состояниями выхода (микросхема К155ЛП8, обозначение на панели "1", обозначение входов "Х" и "ЕZ") осуществляет передачу сигналов с входа "X " на выход при наличии уровня логического нуля на управляющем входе "EZ". При наличии на входе "ЕZ" уровня логической единицы, выход элемента переходит в высокоимпедансное состояние.

Триггерные схемы с комбинированными входами, с динамическим управлением записью типаD (микросхемы К155 ТМ2) имеют непосредственную индикацию на прямом выходе.

Светодиодные индикаторы блока загораются при подаче на входы уровня логической единицы и гаснут при подаче уровня логического нуля.

При незадействованных входах индикаторы гореть не должны.

Блок логический 2

Логические элементы И – ИЛИ – НЕ (микросхема К155ЛР1, обозначение на панели "1") выполняют функцию X1 ^ Х2 ^ ХЗ ^ Х4, где ^ – конъюнкция, v- дизъюнкция, X1, Х2, ХЗ, Х4 - входные переменные.

Логический элемент РАСШИРИТЕЛЬ (микросхема К155ЛД1, обозначение на панели &, обозначение выходов "К", "Е") при подключении к расширяемому элементу И – ИЛИ – НЕ выполняют функцию И - конъюнкции входных переменных, а расширяемый элемент - функцию ИЛИ – НЕ. Соединяемые выводы расширителя и расширяемого элемента обозначены буквами "К" и "Е ".

Логические элементы И – НЕ (микросхемы К155ЛА3, К155ЛА1, К155ЛА4, обозначение на панели "&" со знаком инверсия на выходе) выполняют функцию "отрицание конъюнкции" входных переменных.

Логические элементы ИЛИ – НЕ (микросхема К155ЛЕ4, обозначение на панели "1" со знаком инверсиина выходе) выполняют функцию "отрицание дизъюнкции" входных переменных.

Триггерные схемы с комбинированными входами со статическим управлением записью (микросхемы K155TB1) являются триггерами У – К типа и имеют встроенную индикацию состояния на прямом выходе.

К гнездам, обозначенным "+" , подключено напряжение +5 В через резистор 1 кОм. К гнездам, обозначенным "1", подключен вывод "общий" источника питания.

Блок УСТАНОВОЧНЫЙ обеспечивает возможность установки в нем двух микросхем по желанию пользователя. Микросхемы должны иметь напряжение питания +5 В. В блоке имеется возможность с помощью перемычек подключать источник питания к следующим выводам:

+5 В   к выводам 4, 5, 14, 16;

общий к выводам 7, 8, 10, 11, 12.

Блок дешифраторов. Сдвоенный дешифратор 2 – 4 (микросхема К155ИД4) может выполнять функции двойного дешифратора с 2 на 4; двойного демультиплексора с 1 на 4, дешифратора с 3 на 8, демультиплексора с 1 на 8. Микросхема имеет два адресных входа "1" и "2", предназначенных для одновременного управления выходными состояниями дешифраторов каждой из двух частей схемы. В каждой части схемы имеются отдельные стробирующие входы – RD1 и   RD2 для верхней группы и    КDЗ и RD4 – для нижней группы.

Режим работы дешифратора приведен в таблице 2.

Двоичный дешифратор 3 – 8 (микросхема КР531ИД7) обеспечивает преобразование трехразрядного двоично-десятичного числа, подаваемого на входы "1,2,4" десятичное число от нуля досеми на выходах дешифратора "0,1…7". Выход дешифратора выбранного канала имеет низкий уровень, остальные выходы – высокий.

Разрешение выхода дешифратора определяется тремя входами в функции F=RD1*(RD2 v RD3), т.е. функционирование дешифратора разрешено при логической единице на входе RD1 и логическом нуле на одном из входов    RD2 или RD3. Такая организация разрешения выхода обеспечивает возможность каскадирования дешифраторов и реализации различных вариантов управления.

Таблица 2 – режим работы дешифратора

Состояние входов						Состояние выходов
1	2	RD1	RD2	RD3	RD4	верхние				Нижние
						0	1	2	3	0	1	2	3
X	X	1	Х	1	Х	1	1	1	1	1	1	1	1
X	X	Х	0	Х	1	1	1	1	1	1	1	1	1
0	0	0	1	0	0	0	1	1	1	0	1	1	1
1	0	0	1	0	0	1	0	1	1	1	0	1	1
0	1	0	1	0	0	1	1	0	1	1	1	0	1
1	1	0	1	0	0	1	1	1	0	1	1	1	0

" X " - значение сигнала на входе любое - "0" или "1", не влияет на состояние выходов.