HLDA - подтверждение захвата, HLDA=1 переводит ВТ37 в активный режим, формируется ЦП или при каскадном включении - ВТ37 высшего уровня.
DREQ0-DREQ3 - запрос на ПДП от внешних устройств.
DACK0-DACK3 - разрешение цикла ПДП внешним устройствам.
D7-D0 - двунаправленная шина данных с тристабильными выходами, при работе с ЦП используется для чтения/записи данных во внутренние регистры ВТ37.
STBA - строб адреса, формируется в циклах ПДП.
AE - разрешение адреса, сигнал AE=1 разрешает запись старших разрядов адреса в буферный регистр и отключает другие устройства микросистемы от шин.
RDIO - ввод. Вход для строба чтения внутренних регистров ВТ37 при HLDA=0 и выход для строба чтения ВУ, активизированного сигналом DACKi, в циклах ПДП.
WRIO - вывод. Вход для строба записи во внутренние регистры ВТ37 при HLDA=0 и выход для строба записи во ВУ, активизированное сигналом DACKi, в циклах ПДП.
TC - окончание процесса.
А3-А0 - адресные входы/выходы. При работе с ЦП являются входными и адресуют внутренние регистры ВТ37, в режиме ПДП - выходные для младших битов адреса ячеек памяти.
А7-А4 - адресные выходы. При работе с ЦП являются находятся в высокоимпедансном состоянии, в режиме ПДП - выходные для соответствующих битов адреса ячеек памяти.
19. Регистры контроллера прямого доступа к памяти ПДП К1810ВТ37.
В упрощенном виде структуру ВТ37 можно представить в виде четырех блоков: четырех каналов с пятью регистрами в каждом, буфера шины данных с буферными регистрами и отдельными флагами для управления пересылкой данных, блока управления контроллером с четырьмя служебными регистрами и блока управления пересылкой "память - память" с регистром временного хранения TR.
Регистры каналов:
CAR (16) – регистр текущего адреса. Содержит текущий адрес ячейки памяти при выполнении цикла прямого доступа к памяти.
CWR (16) – содержит число слов для передачи в режиме ПДП. Работа на вычитание.
BAR (16) и BWR (16) – регистры базового адреса и базового числа циклов в ходе ПДП.
MR (16) – указывает режим работы канала ПДП.
B3B2: 00 – проверка, 01 – запись, 10 – чтение.
B7B6: 00 – передача по требованию. Цикл ПДП выполняется до тех пор, пока счетчик CWR не будет равен 0 или на линии DREQ не будет сброшен в 0 сигнал. Цикл может быть возобновлен, если канал был запрограммирован на автоинициализацию, т.е. B4=1. 01 – одиночная передача. Для повторения режима необходимо снять и установить сигнал DREQ, передается только 1 байт. 10 – блочная передача. Цикл ПДП выполняется до тех пор, пока значение CWR не будет равным 0. 11 – режим каскадирования. В этом режиме выводы HRQ и HLDA контроллера нижнего уровня подключаются через выводы DREQ и DACK одного из каналов контроллеров верхнего уровня. В этом режиме расширяется количество каналов ПДП.
Регистры блока управления контроллером.
CR (8) – определяет режимы работы, параметры работы каналов. Содержит биты управления: тип режима работы, тип приоритета, тип цикла записи, уровни сигналов DREQ и DACK.
SR (8) – слово состояния. Младшая тетрада – переопустошение одного из каналов, старшая тетрада – разрешение одного из каналов.
RR (8) – регистр запросов. Позволяет программно установить или сбросить запрос на ПДП.
MASK (4) – позволяет замаскировать сигнал DREQ для соответствующего канала ПДП.
20. Структура ОМК К1816ВЕ48.
Основу структурной схемы составляет внутренняя 8и разрядная шина данных.
Основными структурными элементами микроконтроллера являются АЛУ, УУ, ПЗУ с ультрафиолетовым стиранием объемом 1Кбайт, ОЗУ объемом 64байта, таймер счетчик событии, двунаправленные порты 1 и 2, порт однобайтного ввода-вывода BUS. Микроконтроллер допускает подключение внешнего ПЗУ объемом до 3Кбайт, обеспечивается прямая адресация к внешнему ОЗУ объемом 256байт. Используя страничную адресацию памяти можно адресовать больший объем ОЗУ, но размер страницы не более 256байт. Используя ППА ВВ55А можно расширить пространство портов ввода-вывода.
Уважаемый посетитель!
Чтобы распечатать файл, скачайте его (в формате Word).
Ссылка на скачивание - внизу страницы.