Пристрої комбінаційної схемотехніки (Використання базових логічних елементів. Мультиплексори. Арифметичні пристрої. Схеми контролю), страница 2

3.2. Мультиплексори

Подпись:  
        Рис. 3.6
В практиці передачі цифрової інформації виникає велика кількість ситуацій, коли цифровий двійковий код необхідно перетворити з паралельного формату в послідовний з метою його запису або передачі по двопроводній лінії. Як приклад, всі пристрої запису інформації – накопичувачі на компакт-дисках, гнучкі та жорсткі диски – використовують послідовний формат. З послідовним форматом працюють COM-порти ПЕОМ, USB-порти, модеми.

Розглянемо умови і принцип перетворення двійкового коду з паралельного формату в послідовний.

Подпись: Табл. 3.2
N	a2	a1	a0	Y	Код слова
0	0	0	0	d0	1
1	0	0	1	d1	1
2	0	1	0	d2	0
3	0	1	1	d3	0
4	1	0	0	d4	0
5	1	0	1	d5	1
6	1	1	0	d6	0
7	1	1	1	d7	1

Допустимо, що по однобайтній шині даних до пристрою підводиться двійкове слово d7 d6 d5 d4 d3 d2 d1 d0 = A316 (рис. 3.6). Це слово пристрою необхідно зчитати і передати в послідовному форматі на вихід Y. Щоб виконати таку операцію, необхідно послідовно адресуватись до кожного біта даних і по черзі приєднувати його до виходу Y. Зрозуміло, що для забезпечення такої адресації необхідно мати три розряди адресної шини. В механічному еквіваленті адресна шина визначає короткочасне положення бігунка перемикача, який по черзі з’єднує вхід шини даних з виходом Y пристрою.

Роботі пристрою, що зображений на рис. 3.6, відповідає таблиця станів (Табл. 3.2).

Якщо вихідний код Y розглядати як функцію вхідних сигналів пристрою, то отримаємо наступну залежність:

Подпись:  
Рис. 3.7

Подпись:  
Рис. 3.8

Звідси витікає, що мультиплексором називається цифровий комбінаційний пристрій, призначений для перетворення інформації з паралельного формату представлення в послідовний. Цей процес відбувається в часі, тому Табл. 3.2 можна зобразити у вигляді часових діаграм, якщо номери мінтермів зобразити у вигляді тактових часових інтервалів, як показано на рис. 3.7.

Відповідно до таблиці, можемо побудувати часові діаграми сигналів на адресних входах a0, a1, a2. Вихідний сигнал Y в кожний тактовий момент відповідає значенню двійкового коду розряду слова даних.

Умовне позначення мультиплексора в електронних схемах приводиться на рис. 3.8. Не описаний вище вхід V виступає допоміжним входом і називається дозволяючим. З його врахуванням робота мультиплексора, приведеного на рис. 3.8, описуватиметься наступною логічною функцією:

(3.8)

Дозволяючий вхід V розширює можливості пристрою. Він дає можливість синхронізувати роботу мультиплексора з іншими схемами, а також використовується для нарощування розрядності адресних сигналів. Логічна схема мультиплексора, реалізована в базисі І-НІ-АБО у відповідності до формули (3.8), приведена на рис. 3.9.

Кількість інформаційних входів мультиплексора відображається в його назві. Наприклад, розглянута схема відповідає назві  “з 4-х в 1”, або просто “4:1”. В залежності від кількості інформаційних входів, вони бувають  “з 8 в 1”, “з 16 в 1” і т. д. (Див. Додаток).

Технічні характеристики мультиплексорів визначаються статичними й динамічними характеристиками базових ЛЕ відповідних серій з урахуванням складності схеми.

Оскільки мультиплексор є комбінаційною схемою, то на його базі можуть реалізовуватись різні логічні функції. Як приклад, скористаємось формулою (3.8). Допустимо, що необхідно реалізувати логічну функцію:

(3.9)

Порівнюючи формули (3.8) і (3.9), бачимо, що, присвоївши адресним сигналам а0, а1 значення х0, х1 і забезпечивши d1 = d2 = 0, d0 = d3 = 1, v = 0,  одержимо схему  (рис. 3.10), яка реалізує функцію (3.9).

Нескладні перетворення логічних функцій дають можливість реалізовувати на мультиплексорах функції з кількістю змінних, що перевершує кількість адресних входів. Виконується наступна послідовність перетворень:

·  в мінімізованій диз’юнктивній нормальній формі функції виділяються змінні, які мають найвищий ранг, тобто повторюються в найбільшій кількості диз’юнкцій. Наприклад, вибирається  m  змінних;

·  виконується перетворення функції так, щоб забезпечити присутність виділених змінних в усіх диз’юнкціях. Для цього кожна диз’юнкція домножається на ;

·   проводиться перегрупування логічної функції завдяки тому, що виділені змінні виносяться за дужки в відповідних групах диз’юнкцій.

В результаті виконаних перетворень одержується формула вихідної функції, яка реалізується  на мультиплексорі “з M = 2m в 1”, якщо на його адресні входи подати виділені змінні, а на інформаційних входах забезпечується виконання тих логічних виразів, які залишились в дужках. Якщо вирази в дужках є функціями декількох змінних, то їх реалізація може бути забезпечена або за допомогою іншого мультиплексора, або на основі типових логічних елементів.

Приклад 8. Функцію чотирьох змінних:

реалізувати з використанням мультиплексора “з 4-х в 1”.

Подпись: Табл. 3.3
х0	х1	х2	х3	х4
3	2	3	4	2

Розв’язання. Оскільки в використовуваному мультиплексорі наявні два адресні входи, то вибираємо дві змінні з найбільшими рангами. Ранги змінних приведені в Табл. 3.3.

Вибираємо дві змінні х2 та х3.Виконуємо перетворення функції:

Логічна сума в перших дужках також реалізується з допомогою мультиплексора 4:1, якщо на адресні входи його подати змінні х0 та х4.

Принципова схема пристрою, що реалізує потрібну логічну функцію, приведена на рис. 3.10.

Рис. 3.10

Але така схема є лише прикладом і на практиці не піддається реалізації, адже в серіях мікросхем відсутні мультиплексори 4:1, а спарений мультиплексор К1533КП2 (його зарубіжні аналоги – 74153PC, CDB4153E, DM74153N, FLY135, M53353, SN74153N, TL84153N, UCY74153N) має об’єднані адресні входи. Практично задача може бути розв’язана при використанні мультиплексора 8:1.

Вибравши логічні змінні х0, х2, х3 як змінні з високими рангами (Див. Табл. 3.3), функцію перетворимо до наступного вигляду:

В Табл. 3.4 зведені значення необхідних сигналів, які подаються на відповідні інформаційні входи. На рис. 3.11 приведена схема, що реалізує необхідну функцію на мультиплексорі К1533КП7 (його зарубіжні аналоги – мікросхеми 54151AFM, 54151FM, ALS151, DM54151AW, MC54151W, SN74151N). Необхідні допоміжні логічні функції реалізуються з використанням одного корпуса мікросхеми К1533ЛА3 (зарубіжні аналоги – 7400PC, CDB400E, D100D, MH7400, SN7400N).