Иерархия памяти современных компьютеров. Классификация ЗУ. Кэш-память. Программируемые логические интегральные схемы. Программируемые логические матрицы, страница 7

Рассмотрим последовательность операций при обращении процессора к памяти в режиме чтения.

1.  Процессор устанавливает в магистрали адрес некоторой ячейки памяти и признак чтения.

2.  С помощью средней части адреса выбирается набор (Set). На выход накопителя кэш-памяти поступает информация из обоих банков, а именно коды Tag, биты V и данные D.

3.  С помощью компараторов сравниваются разряды адреса, поступившего из процессора с кодами Tag, считанными из двух банков. Если совпадение не регистрируется, следовательно, кэш-память не содержит копии слова, затребованного процессором. Если произошло совпадение кодов на выходе одного из компараторов, то вырабатывается сигнал Hit=1 и через мультиплексор MS в шину данных посылаются данные из соответствующего банка кэш-памяти.

4.  Если Hit=1, то процессор получает данные из кэш-памяти. Состояние разрядов блока LRU изменяется в зависимости от того, из какого

банка была считана информация. Эти разряды отражают очередность обращения к банкам. На этом операция чтения завершается.

Если Hit=0, то разряды LRU не изменяются, осуществляется выбор из основной памяти по адресу, указанному процессором. Считанное из памяти слово должно быть сохранено в кэш-памяти. Набор (Set) известен, он определяется средней частью адреса, установленного процессором. Чтобы определить банк в который производить запись необходимо анализировать разряды LRU. Определяется банк в котором находится устаревшая информация, производится обновление информации в банке, изменяется код LRU.

3.3 Полностью ассоциативная кэш-память

Полностью ассоциативный кэш – прямая противоположность прямому отображению. В этом случае любая строка кэш-памяти может отображать любой блок памяти, что существенно повышает эффективность использования его ограниченного объема.

Ассоциативная кэш-память использует двухкомпонентное представление адреса: группа старших адресов трактуется как Tag, а группа младших разрядов трактуется как смещение в строке. При этом все биты адреса кэшированного блока, за вычетом битов, определяющих смещение данных в строке, хранятся в памяти тегов.

Основные информационные цепи считывания данных из полностью ассоциативной кэш-памяти показаны на рисунке 3.6. Нахождение строки в кэше определяется совпадением кода Tag и старших разрядов адреса. Количество строк в кэше может быть произвольным, их количество ограничено количеством возможных значений тегов. Поэтому при определении нахождения требуемой строки в кэш-памяти необходимо сравнение старших разрядов адреса с кодами Tag всех строк кэш-памяти. Если выполнять это последовательно, строка за строкой, то время выполнения будет непозволительно большим. Поэтому сравнение выполняется параллельно во всех строках, что является сложной аппаратной задачей. Применение полностью ассоциативного кэша второго уровня на современном этапе развития техники невозможно.

4 Постоянные запоминающие устройства (ПЗУ)

По своей логической структуре ПЗУ являются кодопреобразователями, в которых входной (адресный) вход преобразуется в любой заданный код п-разрядности. Запись требуемой информации в ПЗУ производится путем разрушения связей между выходами дешифратора адреса и входами элементов "ИЛИ" (рисунок 4.1).