Иерархия памяти современных компьютеров. Классификация ЗУ. Кэш-память. Программируемые логические интегральные схемы. Программируемые логические матрицы, страница 10

"1" – перемычка должна быть сохранена;

"*" –перемычку следует пережечь;

5.3 Наращивание (расширение) PLM

Синтез КЦУ, имеющего L входов и N выходов и включающее в систему булевых функций (БФ) В-конъюнкций, можно реализовать на одной PLM (s, t, q), если удовлетворяется условие:

, , .

Для случая , , , когда  имеющихся выходов PLM недостаточно для организации N функций системы, такая система может быть организована на k модулях, т.е.

.

Пусть система задана БФ:

,

,

Таблица 5.2

	0	0	–	–	1	1	1	*
	0	–	0	1	1	*	1	1
	1	1	1	1	1	1	*	1
	1	1	1	0	*	*	1	*
	–	0	–	0	*	1	*	*
	0	–	–	0	*	*	*	1

,

.

Для построения системы нужна PLM (4, 4, 5), программирование которой представлено в таблице 5.2

Если эту систему нужно реализовать на PLM (4, 2, 5), тогда используется 2 модуля. Распределение выходных переменных между двумя модулями осуществляется произвольным способом (таблица 5.3, 5.4).

Если система реализуется на PLM (s, t, q) при условии

, , но , т.е. не хватает промежуточных шин в PLM, тогда при использовании m модулей (), входы и выходы их объединяются между собой образуя "монтажное ИЛИ", если позволяет микросхема. В том случае, когда такая реализация недопустима, входы объединяются на дополнительных схемах ИЛИ.

Пусть данную систему нужно реализовать на PLM (4, 4, 3), тогда потребуется 2 модуля (2·3>5). Программирование таких PLM выглядит следующим образом (таблицы 5.5, 5.6).

Если в PLM (s, t, q) не хватает как выходных, так и промежуточных шин, то есть

, , ,

                    Таблица 5.3                                                            Таблица 5.4

	0	0	–	–	1	1			0	0	–	–	1	*
	0	–	0	1	1	*			0	–	0	1	1	1
	1	1	1	1	1	1			1	1	1	1	*	1
	–	0	–	0	*	1			1	1	1	0	1	*
									0	–	–	0	*	1

Таблица 5.4                                                                                Таблица 5.6