В некоторых контроллерных БИС отдельные
перечисленные свойства могут включаться/выключаться программно, например такие
как:
- выход Z или ОК
- подключение к выводу pull-up (а иногда ... либо pull-down) резистора
- внутренние соединения устройств между собой так, что выход одного
подключается ко входу другого, либо к внешнему контакту подключаются те или
иные выводы накристальных устройств (программно, записью определенных
комбинаций битов в специальные регистры конфигурации)
Программное конфигурирование обычно делается на этапе инициализации контроллера, хотя можно делать переконфигурирование в процессе работы (но это возможно не всегда - см. например процессор 68HC11)
В данном подразделе сделано много ссылок на книгу М.Гука «Аппаратные средства IBM PC. Энциклопедия» В этих ссылках книга коротко обозначается МГ.
На шине ISA реализован изолированный ввод-вывод.
зависит от модели компьютера. Для процессоров 8086 и 80186 это 220=1 Мбайт. Стандарт ISA появился в период AT-286 машин. Поэтому на шине имеется 24 линии адреса и адресное пространство составляет 224 = 16 Мбайт. Периферийные устройства могу использовать адресное пространство памяти так же как и адресное пространство ввода-вывода.
– 216=64 кбайт=65536 адресов. В большинстве
стандартных периферийных устройств декодируются только младшие 10 разрядов,
поэтому реально количество адресов в системе равно 1024.
Одно физическое/логическое устройство обычно занимает в адресном пространстве
ввода-вывода более чем один адрес (некоторые могут занимать 32…64 адреса). Если
устройству требуется и участок адресного пространства памяти, то обычно он
предоставляется в диапазоне адресов UMB.
В конкретной конфигурации можно использовать для новых устройств 16-битное
декодирование, но для этого надо выбирать участки адресного пространства,
которые по своим 10 младшим битам адреса не совпадают ни с одним из диапазонов,
используемых устройствами с 10-битным декодированием. После этого установка
нового 10-бит-устройства может привести к конфликту адресов, и его следует
делать внимательно !!!
16 бит (два байта), но шина допускает и обмен однобайтовыми порциями
адреса-данных отсутствует.
стандартной шины ISA равна 8 МГц (т.е. один такт – 125 нс)
кратна периоду тактовой частоты и минимально составляет два такта
Если устройство не способно прочитать или выставить данные на канал с такой скоростью, оно может удлинить цикл на целое число тактовых периодов, управляя канальным сигналом RDY (готовность данных), входящим в набор линий шины управления. Максимальное время удлинения канального цикла составляет 15 мкс, после чего процессор переходит в состояние обработки немаскируемого прерывания
(пакетная передача). Такая возможность есть в МП i486, но она не поддержана на шине ISA. Этот недостаток пытались устранить в шине VLB. Эта шина представляет собой практически выходную шину процессора i486 (см. ранее про пакетный цикл). Смотри также шину PCI – там есть пакетная передача.
.Смотри [МГ стр.428]
Они соответствуют стандартным ТТЛ по уровням напряжений, т.е. лог.0 – меньше 0,5 В, лог.1 – больше 2,4 В.
Выходные каскады элементов ВНУ должны обеспечивать ток при лог.0 не менее 24 мА и при лог.1 не менее3 мА.
Входные каскады элементов-приемников ВНУ должны потреблять при лог.0 ток не более 0,8 мА и при лог.1 не более 0,04 мА.
Максимальная емкость, подключаемая к контакту разьема, не должна превышать 20 пФ.
определяется архитектурой IBM PC AT, в которой для организации радиальной структуры запросов прерываний были каскадно соединены два восьмивходовых контроллера прерываний i8259, и таким образом общее количество доступных запросов равно 15. На магистраль ISA выведено 11 входов запроса, так как часть из запросов занята системными устройствами (клавиатура, таймер, диски, последовательные и параллельные порты, сопроцессор…). Рас пределение запросов для стандартных устройств дано в [МГ стр.56]
Количество свободных входов может колебаться от 11 до 0. Таким образом входы запросов прерывания являются одним из самых остродефицитных ресурсов при подключении новых устройств, использующих прерывания. На первый взгляд может показаться, что один запрос мог бы разделяться несколькими устройствами, если они не работают одновременно. Однако есть ряд схемотехнических причин, препятствующих этому.
Оно определяется двумя независимыми факторами.
1) Время входа в прерывание.
2) При значительном количестве источников и при интенсивном потоке запросов
часто оказывается, что очередной запрос приходит еще до того, как обслужен
предыдущий. В этом случае среднее время реакции на запрос (время от момента
возникновения запроса до начала выполнения первой команды обработчика) может
оказаться значительным.
Понятие прямого доступа к памяти. При ПДП управление каналом получает другое (помимо процессора) активное устройство. Оно генерирует канальные циклы и управляет процессом передачи данных по каналу (поэтому оно должно быть достаточно сложным). Вследствие этого оно может организовать передачу данных напрямую между внешним иссточником/приемником данных (любой природы) и памятью ПК.
Стандарт ISA предусматривает наличие трех байтовых каналов + трех двухбайтовых. Наличие этих каналов обеспечено имеющимся в PC AT контроллером ПДП. КПДП содержит кроме схем формирования канальных управляющих сигналов еще и схемы формирования адресов обращения к памяти и счетчики переданных слов (байтов) индивидуально для каждого канала. Детали смотри в МГ стр.61 и далее.
Распределение функций между КПДП и ВНУ, использующим ПДП (запись в ОЗУ):
Уважаемый посетитель!
Чтобы распечатать файл, скачайте его (в формате Word).
Ссылка на скачивание - внизу страницы.