Разработка программируемого регулятора напряжения, страница 7

1). Устройство А₁ (триггер Шмитта)– является пороговым устройством, которое преобразует входной синусоидальный сигнал (50 Гц) в непрерывную последовательность прямоугольных импульсов той же частоты. Этот сигнал поступает на тактовый вход С2 (тактовый вход трёх последних триггеров, образующих синхронный делитель на 5)счётчика D₁ (Кд = 5), который выдаёт на выводе 11 (выход четвёртого триггера сигнал, но уже с частотой 10 Гц. Этот сигнал поступает на вывод 9 (вход счётчика - делителя D2, а также на тактовый вход С2 счётчика D5, который посредством соединения вывода 11 (выхода четвёртого триггер выводом 14 (тактовым  входом С1 первого триггер образует делитель на 10. С вывода 12 (выхода первого триггера выходит сигнал с частотой 1Гц.

К схеме подведено питание (уровень напряжения логической единицы)+5 [В].

2). Перед началом работы следует произвести сброс схемы посредством нажатия кнопки S_{1 (}положение 3), что приведёт к выставлению всех цифровых микросхем в исходное состояние и сбрасыванию всех счётчиков по входам R в нулевое состояние.

После нажатия кнопки S₁ на входах 1, 2 элемента ЛА3 D_8.1 появятся (1) Þ на 13-ый и 1-ый выводы элемента D₁₀ с вывода 3 элемента ЛА3 придёт (0) Þ на 8-ом и 6-ом выводах элемента D₁₀ появятся (1), а на 9-ом выводе появится (0).

3).Схема запускается кнопкой (ключо₂ (положение 3).

От ключа (кнопк₂ сигнал (уровень напряжения логической единицы)+5 [B] идёт на 4-ый вывод элемента ЛА3 D_8.1. До этого на 5-ом выводе была (1) (пришла с вывода 8 элемента D₁₀ после нажатия кнопки S₁)Þ как только на обоих выводах 4-ом и 5-ом появятся (1), на 6-ом выводе будет (0), который придёт на вход разрешения счёта V и вход Т счётчика-делителя D₂ и запустит его.

На счётчике-делителе D₂ в соответствии с выставленным коэффициентом пересчёта произойдёт изменение частоты входного сигнала 10 Гц, поступающего с D_1. Затем с выхода Z счётчика-делителя D₂ сигнал начнёт поступать на 5-ый вывод реверсивного счётчика D₃, который начнёт выставление двоичных кодов на выводах 7, 8, 9, 10 ЦАП D_4. С приходом на вывод 5 реверсивного счётчика D₃ 16-ого импульса, на выводе 12 данного счётчика появляется повторяющий импульс, который запускает аналогичный реверсивный счётчик D_6. Счётчики D₆ и D₉ произведут выставление двоичных кодов на выводах 11, 12, 13, 14 и 15, 16, 17, 18  ЦАП D₄ соответственно. За время Т₁ произойдёт выставление (1) на всех входах ЦАП D_4, в следствии чего напряжение на выходе вырастет с нулевого состояния до 10 [В].

По завершении заполнения ЦАП D₄ (в момент, когда на вход 5 реверсивного счётчика D₉ придёт 16-ый импульс вывода 12 элемента D₉ на вывод 10 элемента D₁₀ пой- дёт (0) Þ на выводе 9 элемента D₁₀ появится (1), а на выводе 8 появится (0).

Логический (0) с вывода 8 элемента D₁₀ пойдёт на вывод 5 элемента ЛА3 D_8.1 Þ на выходе 6 элемента ЛА3 D_8.1 появится (1), которая попав на 11-ый и 10-ый выводы (вход разрешения счёта V и вход элемента D₂ запрёт его (запретит деление).

Логическая (1) с вывода 9 элемента D₁₀ пойдёт на вывод 12 элемента ЛА3 D_8.2 (на выводе 13 данного элемента уже стоит (1), которая пришла с вывода 6 элемента D₁₀ после нажатия кнопки S₁₎Þ на выводе 11 элемента ЛА3 D_8.2 появляется (0), который попав на выводы 11 и 10 (вход разрешения счёта V и вход счётчика-делителя D₁₁ запускает его.

С вывода 5 (выхода элемента D₁₁ в соответствии с расчётами, приведёнными выше, начнёт поступать сигнал некоторой частоты на вывод 1 (тактовый вход C₂ второго триггера счётчика D_13, который образует в данном соединении делитель на 8. По истечении 8-ми импульсов счётчик D₁₃ выдаст на выводе 11 (выход четвёртого триггера)(1), которая дальше идёт на вывод 10 элемента ЛА3 D_8.2, а также на вывод 3 (тактовый вход элемента D₁₀.